Й.Янсен Курс цифровой электроники. Том 2. Проектирование устройств на цифровых ИС (1987) (1092082), страница 50

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 50)

Так, например, разработка и применение микропроцессоров с байтовой (8-битовой) организацией кодовых слов вызвали к жизни и сильно стимулировали разработку 8-разрядных регистров. Естественно, сильным толчком, способствовавшим разработкам регистров с большим числом триггеров на одном кристалле, послужила все возрастающая степень интеграции ИС.

Кодовая организация большинства современных регистров строится по принципу 4 или 8 разрядов на корпус с двухрядным расположением выводов, Это регистры с непосредственным до- 329 Регистры ступом к входам и выходам с отдельными выводами на корпусе. Существуют также длинные регистры МОП-логики; их триггеры не имеют непосредственных выводов. Для доступа к хранимой в них информации предварительно должно совершиться перемещение блока данных, которые затем последовательно поступают на выход. Регистры со сложными входами и выходами, как правило, содержат в одном корпусе 4 триггера. Регистры с простыми возможностями загрузки организуются по принципу 8 разрядов на корпус.

Регистры со сложными входами — это, как правило, сдвиговые универсальные регистры, которые можно загружать и параллельно, и последовательно и которые дополнительно дают возможность сдвига разрядов вправо (от старших разрядов к младшим) или влево (от младших разрядов к старшим). Некоторые из универсальных регистров имеют трехстабильные выходы, непосредственно соединяющиеся с шинами данных. Выше уже было сказано, что современная технология позволяет достигать очень большой степени интеграции логических элементов на одном кристалле. При этом, однако, необходимо обеспечить также возможность практического использования множества выводов на одном корпусе.

Сложные схемы имеют очень много контактных точек, которые должны иметь свои выводы на корпусах микросхем. Поэтому наряду с разработками ИС большой степени интеграции (БИС) проводятся разработки конструкций корпусов с большим числом двухрядно расположенных выводов. На эти разработки большое стимулирующее влияние оказал прогресс в области микропроцессоров с полупроводниковыми ЗУ и периферийными устройствами.

Крупиосерпйность современного производства микропроцессоров позволила существенно удешевить н микросхемы в корпусах с двухрядным расположением выводов, 5.10. Регистры с выборкой по входу Чтобы к входам регистров можно было подключать различные источники данных, разработаны специальные схемы. Одна из таких схем состоит из четырехразрядного регистра и подключенного к его входу мультиплексора (фрагмент этой схемы показан на рис. 5.13,а). К входам обоих элементов памяти на БКТ-триггерах подключены элементы И-ИЛИ-НЕ, которые реализуют функцию выбора. Процесс выбора элементами И-ИЛИ-НЕ рассмотрен нами ранее в одном из разделов гл.

2, Из схемы видно, что сигналом выбора В'5 (сокращение от слова «выборка») можно выбирать один из входов А или В. Входы А соединены с источником данных А, а входы  — с источником данных В. Если сигнал выбора имеет низкий уровень, Глава 5 йбГУ! ВЫН1 схуннционаялная таблица Х-неоядедеяенное соспгояние лг„о- прежнее содержание Пл Рис 533. Фрагмент четырсхразрядного регистра с входной селекцией в мик- росхеме 7415399. а — схема; б — фуккцкамальклк таблица.

то на нижних входах элементов У1 и УЗ оказывается сигнал высокого уровня, а на нижних входах элементов 1у'2 и гу4— низкого уровня. Поскольку нижние входы элементов йУ1 н ХЗ получили сигнал высокого уровня, то с выходов элемента И разряд, поступивший от источника данных А, будет передан дальше. В то же время элементы У2 и Ж4 заблокируют информацию, поступившую от источника В, потому что, как это известно из таблицы истинности элемента И, всегда при низком уровне сигнала на одном из входов уровень сигнала на выходе будет низким. Если теперь уровень сигнала выбора станет высоким, то запоминающие триггеры в регистре соединятся с источником В, а источник А отключится. Элементы ИЛИ-НЕ, следуя за сигналами выбранных входов, инвертируют их, после чего их можно подать непосредственно на вход сброса триггера.

Перед входом 5 сигнал еще раз инвертируется, что видно из, схемы. Регистры этого типа, рассчитанные на длину кодового Регистры слова в 4 бит, содержатся в микросхемах ТТЛ (микросхемы 7415398 и 741 5399). Выходы Я и Я этих микросхем имеют на корпусах отдельные выводы. Еще раз взглянув на функциональную таблицу, убеждаемся, что сигналом %5 можно действительно осуществить выбор источника, информация которого вводится в триггер на нарастающем фронте тактовых импульсов.

Если тактовый импульс имеет низкий уровень, то состояние сигнала выбора безразлично. В этой ситуации триггеры принять поступающую информацию не могут. 5.11. Регистры с разрешающим входом и трехстабильным выходом Фрагмент схемы такого регистра показан на рис. 5.14. Элементами памяти в нем служат синхронизуемые фронтом Р-триггеры.

На входе каждого триггера имеется элемент И-ИЛИ, который позволяет выбирать либо выходы Р-триггера, либо его информационные входы. Процесс выбора проходит здесь так же, как в предыдущем случае, но с тем отличием, что выбор обращен не на внешние источники, а на выход самого триггера. Построенная по такому принципу схема называется схемой рециркуляции. Чтобы осуществить выбор источника информации, уровень сигнала на обоих входах разрешающего элемента йт2 должен быть низким. Если после выбора подать тактовый импульс, триггеры примут поданную на входы информацию на себя (сигнал 1 или 0).

Если сигнал высокого уровня будет только иа одном разрешающем входе, внешний источник информации к регистру подключаться не будет, а триггеры при поступлении очередного тактового импульса примут на себя информацию со своих же выходов (это и есть рециркуляция.) Интересная особенность схемы состоит еще и в том, что, если выбор нежелателен, тактовый импульс не обязательно должен быть подавлен. Этим схема отличается от приведенной на рис. 5.13. Здесь тактовые импульсы необходимы лишь тогда, когда информация должна быть получена от внешних источников А и В. Регистр на рис. 5.14,а имеет трехстабильные выходы (35), т.

е. выходные триггеры могут принимать неопределенное состояние. Поэтому такие регистры могут использоваться в цепях согласования с шиной данных. Это справедливо не только в отношении выходов, но и входов, так как с помощью разрешающего входа входные цепи тоже могут быть согласованы с шиной данных. Регистры в схеме на рис. 5.14 имеются в номенклатуре ТТЛ; к ним относятся ИС ЯХ74173 и 7413173.

Глава Б упрел-~н(~ гавре- и((() их ение),г(( На остальные триггеры г(унниианальнал тадлиц и Насда на дьтадах Иили Л( (или адоих7 однодременно ура день Н, Оьуход принимает. неопределенное еоеталние Рис. 5.14. Фрагмент регистра с входом разрешения ввода данных н трех- стабильным выходом (ЯЫ74173(7418173). а — схема; б — фуиициаиальиаи таблица. Все сказанное в отношении этих регистров подтверждается функциональной таблицей, за исключением трехстабпльных выходов, которые ею не учтены. Выход оказывается в неопределенном состоянии в случаях, когда сигнал высокого уровня появляется на входе М или У или на обоих одновременно. Если подать сигнал высокого уровня на вход очистки, то триггеры регистра возвращаются в положение О.

Регистры 5.12. Восьмиразрядный регистр с трехстабильными выходами и тактируемым выбором Регистры этого типа предназначены для согласования периферийных устройств с шиной данных микропроцессоров. В ЭВМ шины данных используются для обмена информацией между ЗУ и вычислительными логическими блоками, а также между ЗУ и периферийными устройствами. Для связи с периферийными устройствами используются описанные выше 8-разрядные регистры, которые в качестве буферных ЗУ позволяют запоминать информацию, выдаваемую ЭВМ на короткое время.

Затем по мере надобности они предоставляют ее в распоряжение внешнего потребителя. Прежде всего это касается команд ввода и вывода информации. На время действия этих команд (интервалы времени очень коротки) шива данных используется только для такой цели. Рассмотрим, например, команду на вывод информации. Во время исполнения этой команды ЭВМ вырабатывает сигнал, согласно которому шина данных будет содержать готовый к выдаче блок данных. Может случиться так, что потребитель, в данный момент не готов принять эту информацию. Тут и приходит на помощь регистр буферного ЗУ, который по команде ЭВМ записывает информацию и, чтобы она не оказалась утерянной, временно хранит ее до востребования. Для записи информации с шины данных особенно удобны 8-разрядные регистры на прозрачных или синхронизуемых фронтом Р-триггерах, а также на триггерах с трехстабильными выходами.

Трехразрядный регистр на триггерах в режиме прозрачности показан на рис. 5.15. Известно, что у триггеров сигналы на выходе повторяют входные сигналы до тех пор, пока на разрешающем входе или входе очистки существует сигнал высокого уровня. Если уровень сигнала на разрешающем входе становится низким, триггер принимает информацию с шины данных на. спадающем фронте импульса и, зафиксировав поступаюшую информацию, переходит в состояние блокировки.

Характеристики

Список файлов книги