Дж.Хиллбурн, П.Джулич Микро-ЭВМ и микропроцессоры (1979) (1092080), страница 16
Текст из файла (страница 16)
Матрица триггеров или других запоминающих элементов компонуется как единая интегральная схема. Обычным, напри. 106 Глава 4 мер, является размещение в одном кристалле ИС матрицы емкостью 4096 бит. Оперативные ЗУ, как и ПЗУ, являются устройством с произвольным доступом и представляют собой матрицу активных энергозависимых элементов [101. Оперативные запоминающие устройства делятся на два класса — статические и динамические ОЗУ.
В статических ОЗУ для хранения 1 бит информации используется отдельный триггер, и эта информация сохраняется, пока обеспечивается питание. В динамических ОЗУ информация хранится в виде электрических зарядов емкости затвор — подложка МОП-транзистора. Эта емкость через несколько миллисекунд разряжается, так что требуется ее периодическая подзарядка (регенерация). Динамические ОЗУ имеют важное значение, поскольку в памяти этого типа используется меньшее количество элементов на бит запоминаемой информации, чем в устройствах статического типа (обычно три~четыре транзистора вместо шести-восьми), что позволяетдостичь более высокого уровня интеграции,[141. Динамическая память обладает также более высоким быстродействием и потребляет меньшую мощность в устойчивом состоянии. Однако для реализации цикла регенерации требуется дополнительное, часто внешнее схемное оборудование.
Поэтому динамическая память эффективна лишь для ОЗУ относительно большого объема. Память же малого объема обычно реализуют на статических элементах. Граница между этими типами ОЗУ постепенно сдвигается в сторону меньшего объема памяти по мере того, как все большая часть схемы регенерации включается в интегральную схему. СТАТИЧЕСКИЕ ОЗУ Статические ОЗУ являются основным типом ЗУ для многих микро;ЭВМ. Рассмотрим статическое ОЗУ УХ1. Система входных и выходных линий такого устройства показана на рис.
4.13 [15]. а) Адресные линии. Количество адресиь|х линий г определяется объемом ОЗУ (л( бит, )т'=2"). Например, ОЗУ объемом 1024 бит имеет 10 адресных линий. б) Линия вывода данных. Используется для вывода адресованного двоичного ~разряда памяти. в) Линия ввода данных.
Используется для записи информации в соответствующий двоичный разряд памяти. г) Линия чтения(записи. При помощи этой линии на устройство подается команда ЧТЕНИЕ (вывод) либо ЗАПИСЬ (ввод). За исключением моментов, когда выполняется команда ЗАПИСЬ, линия постоянно находится в состоянии ЧТЕНИЕ. д) Линия выбора (отпирания) кристалла. Используется для отключения ОЗУ от,выходной шины данных (при помощи устройства с тремя состояниями) и наложения запрета на действие схемы Аркитектури микро-ЭВМ 107 Выбора Рдресяы яонои йиния отеноя/еа Пинии Выбора краст Рис.
4.13. Статическое ОЗу емкостью ФХ! бит. :ЗАПИСЬ. Данная линия предназначена для управления доступом :к кристаллу при использовании 'более чем У слов памяти. Внешне функционирование элемента памяти можно описать .в терминах ~циклов ЧТЕНИЕ и ЗАПИСЬ. Для чтения 1 бит информации из памяти выполняется следующая последовательность действий: 1. Линия чтения/записи переводится в состояние ЧТЕНИЕ.
2. Адрес ячейки памяти, из которой считывается информация, 'подается на адресные линии. 3. Память отпирается путем подачи соответствующего сигнала на линию выбора кристалла. 4. Через промежуток времени, необходимый для передачи информации на выход, происходит считывание требуемого бита ~с линии вывода. Цикл ЧТЕНИЕ типичного статического ОЗУ емкостью 1024 бит составляет примерно 1 мкс 1рис. 4.14, а). Цикл ЗАПИСЬ подобен циклу ЧТЕНИЕ, за тем лишь исключением, что линия чтения/записи должна быть переведена в состояние ЗАПИСЬ. только ~после выдачи адреса за промежуток времени, достаточный для прохождения сигнала через память. При реализации цикла ЗАПИСЬ производится следующая последовательность шагов: 1.
Адрес, по которому записывается бит информации, подается на адресные линии. 2. Память отпнрается соответствующим сигналом, подаваемым на линию выбора кристалла. 3. На линию чтения/записи подается импульс. 4. Записываемый бит информации подается на линию ввода. Для типичного статического ОЗУ цикл ЗАПИСЬ занимает 1,0 мкс (рис. 4.14,б). Для ОЗУ размером УХМ, содержащего /У слов по-М бит в каждом, процедура доступа к памяти для слова длиной М бит такая же, что и для слова в 1 бит, только вместо линии ввода и линии вывода используются по М линий ввода и вывода. 108 Глава 4 Лдреенив ниния ябд нле Линия чяения)оаниеи Линия Лвгдори Линия дидодо Лдрееноя аи Линия ингения Линия дндеро Линия ддода Х Рис. 4.14.
Циклы ЧТЕНИЕ (а) и ЗАПИСЬ Гб) для статического ОЗУ емкостью 1024 бит (типа 2602). СТАТИЧЕСКАЯ ЯЧЕИКА ОЗУ Оперативные ЗУ состоят из отдельных ячеек памяти. В ЗУ данного типа может использоваться адресация как по принципу линейной выборки, так и по принципу совпадения токов. Адресация по принципу совпадения токов обычно применяется в ОЗУ большого объема. Адресуемым элементом ОЗУ может быть ! бит либо слово из нескольких битов. В последнем случае одновременно адресуются несколько ячеек. При производстве полупроводниковых ОЗУ используется различная технология, например ТТЕ, ЕСЕ, МОП ~7, 10~.
Аркитектура микро-ЭВМ 109 К- р У-а Зались Рис. 4.15. Типичная статическая ячейка памяти. Типичная ячейка МОП-памяти показана на рис. 4.15, Здесь элементы Т, и Та составляют триггер, являющийся основой ячейки. В одном триггере хранится 1 бит информации. Элементы Та и Ть служат в качестве согласующих резисторов для Т1 и Тт.
При выборке по совпадению токов часть адреса дешифрируется для определения строки (Х-адреса). Линия Х-адреса управляет элементами Т, и Т, всех ячеек соответствующей строки. Оставшаяся часть адреса дешифрируется, чтобы определить нужный столбец (У-адрес).При этом выходной сигнал дешифратора поступает на ли~пню У-адреса и управляет элементами Тт и Та соответствующего столбца ячеек. При включенных Ть и Те ток будет поступать только на одну из двух разрядных линий.
Для преобразования токовой посылки в уровень напряжения используется усилитель считывания. Состояние триггера (Ть и Тя) не меняется при выполнении операции ЧТЕНИЕ. Для выпал~пения 110 Глава 4 операции ЗАПИСЬ необходимо адресовать нужную ячейку (включаются Т,— Те) и подать соответствующие уровни напряжения на разрядные линии при помощи усилителей записи.
В результате триггер устанавливается в нужное состояние. ДИНАМИЧЕСКИЕ ОЗУ Функционирование ди~намического ОЗУ усложняется из-за необходимости периодической регенерации хранимой информации. В типичном динамическом ОЗУ имеются следующие входные н выходные линии (рис. 4.16): чал а) Адресные линии. Как и в случае статических ОЗУ, количество адресных линий зависит от объема памяти; например, ОЗУ на 1024 слова имеет 10 адресных линий, поскольку 2'о=1024. В большинстве динамических ОЗУ используется выборка по принципу совпадения токов.
б) Линии вывода данных. Число этих линий является функцией длины слова, хранимого в ОЗУ. Например, ОЗУ размером 256Х4 имеет 256 адресов и каждый адрес соответствует 4 бит (т. е. ОЗУ располагает четырьмя линиями вывода). в) Пинии ввода данных. Число линий ввода также зависит от длины слова, хранимого в памяти. На эти линии поступают сигналы, соответствующие отдельным битам записываемой в ОЗУ информации. г) Линия предварительной зарядки. На данную линию подается импульс тока перед считыванием информации с линий вывода для того, чтобы зарядить выходные емкости. Подача этого импульса должна быть синхронизирована с импульсом, поступающим на линию выбора кристалла.
д) Линия чтения)записи. Единственная линия, на которую подается сигнал ЧТЕНИЕ (вывод) или ЗАПИСЬ (ввод). Она обычно находится в состоянии ЧТЕНИЕ. АВряаяа раааа. Палая ятеиая/лар Палая яредк ларяр Пиния ВиВяра краст Рис. 4.16. Типичное динамическое ОЗУ УХМ. Архитектура микро-ЭВМ 111 е аддис Адресные линии Пиния лредд зарядки Пиния дыдпра нриспгал Линия мнение/записи Линия дыдпда еддд нс Адреечгые пинии Пиния предд зарядни Пиния дпгдатп присна Пиния чтения/записи Линии удода Линия дыдсда Рис.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
