КУРСОВИК (1084620), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

4.2. Техническое описание

Состав центральной части ЭВМ, представленной на структурной электрической схеме:

Обозначение	Описание
ШД	20-ти разрядная шина данных, служащая для обмена данными между процессором, ОЗУ и функциональными элементами внутри процессора
ШАозу	20-разрядная шина адреса. Служит для пересылки адресов между регистрами адресов, счетчиком адреса команд и регистром для формирования исполнительного адреса
ОЗУ	Оперативное запоминающее устройство
РСозу	16-ти разрядный регистр слова ОЗУ
РАозу	20-ти разрядный регистр адреса ОЗУ
СЧАК	Счетчик адреса команд. Служит для формирования адреса текущей команды.
РОН	Шестнадцать 20-ти разрядных регистров общего назначения, предназначенных для хранения операндов и их адресов
DCAрон	Дешифратор адреса РОН. Служит для выбора одного из регистров для обращения в режиме записи или чтения.
ШАрон	Четырехразрядная шина адреса РОН, служит для адресации регистров.
DC КОП	Дешифратор кода операции
SMиалу	Двадцатиразрядный сумматор вычисления адреса
РА1, РА2	Двадцатиразрядные регистры для внутреннего использования в составе ИАЛУ
РИсп	Двадцатиразрядный регистр для формирования исполнительного адреса

Устройство управления (УУ). Построено на программируемой логике и состоит из двух управляющих устройств – центрального устройства управления (ЦУУ) и блока местного управления (БМУ). УУ формирует управляющие сигналы {y} и принимает осведомительные сигналы {x}.

ЦУУ занимается выборкой команды, дешифрацией кода операции, операцией Загрузка СчАК-РОН, условным переходом по счетчику и запуском БМУ.

БМУ отвечает за выполнение микроопераций вычитания, умножения и сложение по модулю 2.

Структура устройства управления представлена на рисунке:

Рис.4.1. Структурная схема устройства управления

Арифметико-логическое устройство (АЛУ). В состав АЛУ входит:

Таблица 4.2

5. Разработка функциональной электрической схемы процессора

5.1. Выбор и обоснование

Функциональная электрическая схема поясняет принцип работы разрабатываемого устройства. Функциональная схема строится на основании структурной электрической схемы. Графическое построение схемы дает наиболее наглядное представление о последовательности процессов, иллюстрируемых схемой. На основе функциональной схемы разрабатывается принципиальная электрическая схема. Управление осуществляется устройством управления, которое представляет собой совокупность центрального устройства управления и блока местного управления.

5.2. Техническое описание

5.2.1. Операционная часть автомата

По содержимому CT СЧАК [AH:35]^* происходит обращение к ОЗУ в режиме чтения и выбранная из ОЗУ команда по ШД поступает на регистр RG РК [C:22]. Код операции дешифрируется на DC КОП [P:23] и на одном из его выходов вырабатывается один из осведомительных сигналов. Данный осведомительный сигнал поступает на устройство управления.

Мультиплексор MX1 [W:23] предназначен для передачи одного из полей расположенного в регистре RG РК на вход дешифратора адреса РОН.

Дешифратор DC Aрон [D:29] служит для выбора одного из регистров в составе РОН для обращения к нему в режимах записи или чтения.

Регистры RG РОН 1 [D:35] – RG РОН 16 [N:35] предназначены для записи и хранения операндов, используемых в микропрограммах. Для выдачи хранимых данных регистры оснащены Z-состоянием, что позволяет включать и отключать выходы регистра от шины.

Счетчик CT1 [W:18] служит для приема, хранения и инкремента, принятых с ШД данных.

Демультиплексор DMX 1 [L:18] служит для передачи данных с регистра RG2алу [D:13] и ‘0’ через мультиплексор MX4 [L:16] на вход регистра RG2вн [Q:13] данных 0..15 разряды или ‘0’ на нулевой разряд.

Демультиплексор DMX 2 [AK:10] предназначен для передачи данных из мультиплексора MX 7 [AK:6] на определенные разряды регистра RG РРАЛУ [AK:13].

Демультиплексор DMX 4 [AМ:22] служит для маршрутизации содержимого счетчика CT СЧАК [AH:35] на ША через мультиплексор MX9 [AX:17] либо на ШД.

Мультиплексор MX1 [W:23] предназначен для передачи одного из полей расположенного в регистре RG РК на вход дешифратора адреса РОН.

Мультиплексоры MX 2 [R:17] предназначен для передачи данных на выход счётчика двадцатиразрядного СТ СЧ1 [W:18] из регистров RG РОН [D35]..[N35].

Мультиплексоры MX 3 [R:20] предназначен для передачи данных c выхода счётчика двадцатиразрядного СТ СЧ1 [W:18] на регистры RG РОН [D35]..[N35].

Мультиплексор MX 5 [AA:10] служит для передачи данных с прямого или инверсного выходов регистра RG 1 ВН [Q:6] на вход сумматора SM [AA:13].

Мультиплексор MX 6 [AA:10] служит для передачи данных с инверсного выходов регистра RG 2 вн [Q:13] или выхода регистра результата RG PPалу [AK:13] через мультиплексор MX 8 [AK16] и демультиплексор DMX 3 [AK:18] на второй вход сумматора SM [AA:13].

Мультиплексор MX 7 [AK:6] служит для передачи данных с регистр результата RG РР АЛУ [AK:13], логического элемента «ИЛИ» схемы КС3, сумматора SM [AA:13], значения ‘1’ и ‘0’, логического элемента «Исключающие ИЛИ (сложение по модулю 2)» [P:3] через демультиплексор DMX 2 [AK:10] на регистр результата RG РР АЛУ [AK:13].

Мультиплексор MX 8 [AK:16] служит для передачи данных результата из регистра результата RG РР АЛУ [AK:13], через демультиплексор DMX 3 [AK:18] на регистр RG AKK [W:35] по ШД, сумматор SM АЛУ [AA:13] второй вход через мультиплексор MX 6 [AE:10], нулевого разряда на КС3 [AD:5], КС2 [Q:10], первого разряда через мультиплексор MX7 [AK:6] и демультиплексор DMX 2 [AK:10] на регистр результата RG РР АЛУ [AK:13].

Мультиплексор MX 9 [AX:17] предназначен для передачи адреса на ША с одного из входов: счетчик CT СЧАК [AH:35], RG Рисп [AH:29], ШД.

Мультиплексор MX 10 [AB:23] предназначен для передачи базы адреса из РОН [D:35]..[N:35] по ШД или суммы базового адреса и индекса из RG Рисп [H:29] на регистр RG РА1 [K:28].

Мультиплексор MX 11 [AG:23] предназначен для передачи индекса адреса из РОН [D:35]..[N:35] по ШД или смещения адреса из RG РКD [B:18] на регистр RG РА2 [V:29].

Регистр RG РА1 [К:28] и Регистр RG РА1 [V:29] – двадцатиразрядные регистры служат для приема, выдачи данных с ШД и используются для формирования исполнительного адреса посредством сумматора SM ИАЛУ [AI:26] для выполнения загрузки операндов из ОЗУ.

Регистр RG Рисп [AH:29] служит для формирования, хранения и передачи исполнительного адреса на ША через мультиплексор MX 9 [AH:17] полученного из сумматора SM ИАЛУ [AI:26] .

Регистры RG 1 АЛУ [D:6], RG 2 АЛУ [D:13] входят в состав АЛУ и служат для приема операндов поступающих по ШД.

Регистры RG 1 вн [Q:6], RG 2 вн [Q:13] входят в состав АЛУ и служат для хранения промежуточных результатов возникающих в процессе работы микропрограмм.

Логические элементы [N:10; Q:10] служат для формирования осведомительных сигналов {x}.

Логический элемент [P:3] осуществляет поразрядную логическую операцию Исключающие ИЛИ (сложение по модулю 2) над содержимым прямых выходов регистров RG 1 АЛУ [D:6] и RG 2 АЛУ [D:13].

Логические элементы [H:33;Q:33] и [J:33; T:33] формируют управляющие сигналы, поступающие на регистры общего назначения, на управляющие входы записи [W] и Z-состояния [Z] соответственно.

Логические элементы [Q:27; U:11; AA:28; AE:7; AG:7; AM:8; AO:16; AO:34; AP:8; AR:4; AT:10; AU:4; AY:4] служат для формирования внутренних сигналов управления.

Триггеры Т ПП СЧАК [AX:6] служит для индикации переполнения в счетчике адреса команд.

Логический элемент КС3 зн [AD:5] служит для сложения нулевых разрядов регистра RG1 ВН [Q:6] и нулевой разряд промежуточного результата регистра результата RG PP АЛУ [AK:13] через мультиплексора MX8 [AK:16] и демультиплексор [AK:18].

Логическая схема КС mod2 [P:3] поразрядно сравнивает операнды RG 1АЛУ [D:6] и RG 2АЛУ [D:13], результат поступает на регистр результата RG РР АЛУ [AK:13] через мультиплексор MX 7 [AK:16] и демультиплексор DMX2 [AK:10].

Регистр результата АЛУ RG РР АЛУ [AK:13] предназначен для промежуточного хранения и сдвига результата.

Регистр аккумулятора RG AKK [W:35] предназначен для хранения результата.

5.2.2. Управляющая часть автомата

Управляющий автомат состоит из ЦУУ и БМУ реализованных в виде управляющих автоматов с жесткой и программируемой логикой соответственно. Программирование производится по закодированной функциональной схеме алгоритма.

Центральный управляющий автомат (УАЖЛ).

a0 - 00000

a1 - 00001

a2 - 00010

a3 - 00011

a4 - 00100

a5 - 00101

a6 - 00110

a7 - 00111

a8 - 01000

a9 - 01001

Управляющие сигналы:

y1 – занесение содержимого регистра РОН в СчАК;

y2 – сброс СЧАК;

y3 – сброс ТППсчак;

y4 – занесение содержимого счетчика СЧАК в регистр РАозу;

y5 – сигнал чтения ОЗУ;

y6 – взвод триггера ТППсчак;

y7 – занесение содержимого регистра РСозу в регистр команд РК;

y8 – инкремент счетчика СЧАК;

y12, y27 – передача на вход дешифратора DCAрон номера регистра с одного из полей

(A1, A2);

y13 – занесение содержимого счетчика СЧАК в регистр РОН;

y14 – запись РОН;

y15 – чтение РОН;

y23 – запись в счетчик СЧ1 содержимого регистра;

y24 – декремент счетчика СЧ1;

y25 – запись в регистр РОН содержимого счетчика СЧ1;

Осведомительные сигналы:

x1 – сигнал переполнения СЧАК;

x2 – сигнал готовности ОЗУ;

x3 – команда останова;

x4 – команда загрузка СчАК-РОН;

x5 – команда вычитания;

x6 – команда умножения;

x7 – команда сложения по модулю 2;

x8 – команда УПСч;

x9 – сигнал УПСч;

х10 – проверка признака адресации (ПА);

Состояния автомата перечислены в таблице.

Абстрактный синтез ЦУУ:

Характеристики

Список файлов курсовой работы