Курсовая 2 (1082212), страница 2
Текст из файла (страница 2)
4.1.1 Таблицы состояний функциональных элементов ОА
1. Регистры: RgA, RgB, RgC, RgP, RgS, RgD используются в четырех режимах работы.
S0 | S1 | Режим |
0 | 0 | Хранение |
0 | 1 | Сдвиг вправо |
1 | 0 | Сдвиг влево |
1 | 1 | Запись |
2. Четырехразрядный компаратор сравнивает два числа, поступающих ему на вход. В зависимости от результата на выходе формируется один из трех сигналов: больше, меньше или равно.
Соотношение операндов | Выход |
A > B | > |
A < B | < |
A = B | = |
3. Шестнадцать одноразрядных сумматоров работают по следующей таблице:
p | A | B | S | P |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 1 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 1 |
Единственный шестнадцатиразрядный сумматор работает по такому же алгоритму, только внешние входы его обозначаются cr и CR вместо p и P соответственно. Причјм, вход cr сумматора не активен, а наличие сигнала на выходе CR приводит к аварийной остановке, и свидетельствует о переполнении разрядного пространства внутри сумматора.
4. Четырехразрядный счетчик производит обратный отсчет числа, пришедшего ему на вход во время начальной загрузки. По достижению нуля, счетчик выдает сигнал на соответствующий выход.
W | I | -1 | <=0 | Режим |
1 | 0101 | 1 | 0 | Запись |
0 | 0100 | 1 | 0 | Декремент |
0 | 0011 | 1 | 0 | Декремент |
0 | 0010 | 1 | 0 | Декремент |
0 | 0001 | 1 | 0 | Декремент |
0 | 0000 | 1 | 1 | Конец счета |
5. D-триггер, установленный в ОА, предназначен для хранения кода операции, который приходит в него с первым тактом и сохраняется до конца вычислений. Вход С триггера связан со выходом УА запись происходит по фронту сигнала Y18.
С | D | Qt+1 | Режим |
0 | 0 | Qt | Хранение |
0 | 1 | Qt | Хранение |
| 0 | 0 | Запись |
| 1 | 1 | Запись |
4.2 Управляющий автомат с регулярной адресацией
Функциональная схема управляющего автомата построена на основе описания алгоритма в закодированной форме и реализует собой управляющий автомат на ПЗУ с частичной записью адреса.
На вход УА подаются сигналы Pi от ОА и соответствующие логическим блокам алгоритма работы устройства.
Схема УА дополнена Аппаратным сбросом.
С выхода УА снимаются микроинструкции, управляющие работой ОА, которые хранятся в ПЗУ (ROM) управляющего автомата. Кроме микроинструкций, в ПЗУ, содержится адресная часть, которая позволяет в следующем такте работы выбрать новый адрес управляющей памяти.
4.2.1 Таблица управляющих сигналов | ||||||||||||||||||||||||||||
RgA | RgB | RgC | RgP | RgS | RgD | CTA | CTB | CTC | ro | RST | T | |||||||||||||||||
S0 | S1 | S0 | S1 | S0 | S1 | E0 | S0 | S1 | S0 | S1 | S0 | S1 | E0 | +1 | -1 | W | +1 | -1 | W | +1 | -1 | W | E0 | |||||
Y1 | Y2 | Y6 | Y7 | Y12 | Y13 | Y11 | Y19 | Y20 | Y21 | Y22 | Y24 | Y25 | Y23 | Y3 | Y4 | Y5 | Y8 | Y9 | Y10 | Y14 | Y15 | Y16 | Y17 | ro | RST | Y18 | ||
M1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | |||||||||||
M2 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | |||||||||||
M3 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||||||||||
M4 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | |||||||||||
M5 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||||||||||
M6 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||||||||||
M7 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | ||||||||||||||||||||
M8 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||||||
M9 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||||||
M10 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | |||||||
M11 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | |||||||
M12 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||||||
M13 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||||||
M14 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | |||||||
M15 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | |||||||
M16 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | |||||||||||||||||
m01 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
m02 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
m03 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
m04 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
Возможные сокращения | ||||||||||||||||||||||||||||
объединить | объединить | =0 |
4.2.2 Таблица заполнения памяти (Свернутая форма с явными адресами)
S’ | q’ | Y | H | S | e |
0 | 0 | M1 | 0 | 1 | 0 |
1 | M11 | P4 | 8 | * | |
1 | 0 | m03 | P0 | 1 | * |
1 | M2 | P6 | 2 | * | |
2 | 0 | M8 | 0 | 5 | 0 |
1 | M3 | 0 | 3 | 0 | |
3 | 0 | M4 | 0 | 4 | 0 |
1 | M6 | 0 | 4 | 1 | |
4 | 0 | M5 | P5 | 3 | * |
1 | M7 | 0 | 4 | 1 | |
5 | 0 | M9 | 0 | 5 | 1 |
1 | m04 | P2 | 6 | * | |
6 | 0 | m01 | P1 | 7 | * |
1 | M10 | 0 | 0 | 1 | |
7 | 0 | M12 | 0 | 5 | 1 |
1 | M13 | 0 | 5 | 1 | |
8 | 0 | M14 | 0 | 9 | 1 |
1 | m02 | P3 | 9 | * | |
9 | 0 | M15 | 0 | 8 | 1 |
1 | M16 | 0 | 9 | 1 |
4.2.3 Таблица заполнения памяти (Развернутая форма учтены сокращения Y)
S’ q’ | Y | H | S | e |
0000 0 | 00****00000000*****0010 | 000 | 0001 | 0 |
0000 1 | 0000000***0000000100000 | 101 | 1000 | * |
0001 0 | 00000000000000000000000 | 001 | 0001 | * |
0001 1 | 00****00000001*****0001 | 111 | 0010 | * |
0010 0 | 1100000***0001000000000 | 000 | 0101 | 0 |
0010 1 | 00****00000000*****0000 | 000 | 0011 | 0 |
0011 0 | 11****00000010*****0000 | 000 | 0100 | 0 |
0011 1 | 00****00110000*****0000 | 000 | 0100 | 1 |
0100 0 | 00****01000000*****0000 | 110 | 0011 | * |
0100 1 | ******0*001********0100 | 000 | 0100 | 1 |
0101 0 | 0011000***0000010000000 | 000 | 0101 | 1 |
0101 1 | 00000000000000000000000 | 011 | 0110 | * |
0110 0 | 00000000000000000000000 | 010 | 0111 | * |
0110 1 | 0000110***0000000010000 | 000 | 0000 | 1 |
0111 0 | 0100000***0100000000000 | 000 | 0101 | 1 |
0111 1 | 0001000***0000100000000 | 000 | 0101 | 1 |
1000 0 | 0000010***0000001000000 | 000 | 1001 | 1 |
1000 1 | 00000000000000000000000 | 100 | 1001 | * |
1001 0 | 0000100***0000000100000 | 000 | 1000 | 1 |
1001 1 | ****001***0*****0001100 | 000 | 1001 | 1 |
Список литературы
[1] Угрюмов Е. П. Проектирование элементов и узлов ЭВМ.
М.: Высшая школа,1987_318с.
[2] Угрюмов Е. П. Цифровая схемотехника
СПб.: БХВ _ СанктПетербург,2000_528с
2