Чижма С.Н. - Основы схемотехники 2008 (1055377), страница 71
Текст из файла (страница 71)
онные усилители, источники образцового напряжения, компараторы, ЦАП, кон.:;" фигурационную память (1.1)Т, 1.оо!с-'Ур ТаЫе) и интерфейс. Консригурируемые двунаяривяенные ячейки (10, !лриьОшрш Сей) слу:.„жат для подачи аналоговых си| палов на САВ. Каждый вход ячейки может не- 41! посредственно подключаться к одному нз блоков или предварительно обрабатываться с помощью набора из стандартных элементов, входящих в состав этой ячейки: буферный усилитель, усилитель с программируемым коэффициентом усиления,программируемыйфильтрннжних частот,прецизионныйусилнтель. Конфигурируемая мулыниплекснрованная ячейка входа/выхода содержит на входе мультиплексор, который подключает один их четырех дифференциальных или несимметричных сигналов к ячейке Ю. Конфигуриоуемые выходные ячейки Оптрцт Сей позволяют выводить из РРАА как аналоговые сигналы, так и логические уровни.
Сигналы из различных аналоговых блоков подаются на вход ячейки через программируемый мультиплексор. Каждая выходная ячейка содержит программируемый ФНЧ. Некоторые элементы из стандартной библиотеки требуют вывода сигналов в цифровой форме, например выходы данных и синхронизации АЦП, В этом случае выходные ячейки могут быть сконфигурированы в режиме цифрового выхода. ~вв Е Ейайае ЕООЕ ОНОЕ ЗИ ЕООО Ы ЕО ЕО1 ОВЕЕ ЕХЕООТЕ ЕО ЯЬ ОЕМЕОЕ ОЕ О ОЕ2 ОЕЫ О ИОР3 О ЕЕ О О О Е О ЕЕЕО 6 а г ы г ы яяу.к % Рис. 29,10. Структурная схема РРАААХ221Е04 Конфнгур~руемый аналоговый блок(САН) (рис29.11) содержит статические и динамические ключи.
Динамические ключи управляются входными и тактовыми сигналами и логикой регистра последовательного приближения. Статические ключи определяют общие схемы коммутации блоков, значения емкости конденсаторов, подключение входов. Независимо от назначения, все ключи управляются с помощью конфигурационной памяти (ЯВАМ). 412 ааааов ЕЙАМ сопвааеаоп аИАМ Сапом счас хааа~ 'соса~ — ~ сп + Орппр о х в '--.— —, ОрАтр Йи с р нос с~оса Оепепа~о~ рот ~ йепже гаса ор тапа АпаЬр С1оспа ВАН С~оса Рис. 29,11, Конфигурируемый аналоговый блок Для реализации 8-разрядного АЦП используется внутренний компаратор ::,.:; САВ. К АЦП может подклкзчаться таблица коэффициентов передачи для реали.,Саации нелинейных аналоговых функций, таких как перемножение, сжатие, . Линеаризация,автоматическая регулировкаусиления.
413 При включении питания данные из внешнего ЕРКОМ загружаются в те,:;::,йское ОЗУ, а из него копируется в конфигурационное ОЗУ. Во время работы ВРАА теневое ОЗУ может быть загружено новыми данными и микросхема '; начнет работать в новой конфигурации С помощью двух матриц ключей осутцествляется коммутация входных """. Сигналов, обратных связей (первая матрица) и организация внутренней коммутации цепей.
Основу ячейки САВ составляют два операционных усилителя И компаратор. Обработка сигнала внутри САВ осуществляется схемами на ;::.,:.':,:,.:: переключаемых конденсаторах, для чего он содержит группу из восьми про;., траммируемых конденсаторов Таблииа коэффициентов пергдачи (ШТ) содержит информацию о передаточной функции и конфигурации каждого устройства. ШТ загружается динамически н может изменить конфигурацию системы во время работы. АЦП собирается из элементов, которые содержатся в САВ.
По структуре зто 8-разрядный АЦП последовательного приближения со скоростью преобразования до 250 кГц. Формирователи опорного напртквния и тока смеи1ения выполнены по схеме термокомпенсированных источников образцового напряжения и служат в качестве ИОН для компараторов, системного нуля и уровней ограничения входных сигналов.
Системные генераторы обеспечивают полную синхронность всех производных сигналов и основной тактовой частоты. В частности, это важно для усилителей со стабилизацией прерыванием и для логики регистра последовательного приближения АЦП. Рассмотренная ЕРАА выполняет обработку сигналов в диапазоне частот от нулевой до 2 МГц. Отношение сигнал/шум для широкополосного диапазона составляет 80 дБ, для аудиосигналов 100 дБ. Напряжение смещения на входах ОУ не более 100 мкВ, напряжение питания 5 В.
Время процесса реконфигурации системы составляет не более 100 мкс. 29.8. ПЛИС типа "система на кристалле" Дальнейшее развитие архитектур идет по пути создания комбинированных структур, сочетающих удобство реализации алгоритмов цифровой обработки сигналов на базе таблиц перекодировок и реконфигурируемых модулей памяти, характерных для РРОА-структур и многоуровневых ПЛИС с удобством реализации цифровых автоматов на СР1,О-архитектурах. Увеличение интеграции современных программируемых логических интегральных схем, расширение их функциональных возможностей, повышение быстродействия, развитие и разнообразие их архитектур привело к тому, что стало возможным разместить на одном кристалле целую электронную систему, включающую в себя микропроцессорное/микроконтродлерное ядро, массив программируемой логики и блок памяти. Такие системы называют программируемыми или конфигурируемыми устройствами типа система на кристалле (БоС, Бузтеш-оп-СЬ1р), Интеграция все большего числа элементов на кристалле приводит к сокрагцению размеров, повышению быстродействия и надежности, уменьшению потребляемой мощности и стоимости.
Возможность быстрой реконфигурации схем непосредственно в работающем устройстве позволяет не только эффективно отрабатывать прототип проекта, но и создавать принципиально 4!4 новые структуры с многофункциональным использованием и динамическим : ";, реконфигурнрованием аппаратных средств. Проектирование средств на ЯоС основывается на разраба гке и применении библиотек схемных решений. Библиотечные блоки могут быть представЛены в следующих вариантах.
Зол-ядра или виртуальные компоненты. Зто файлы, которые интегрируются "':: и описание проектируемого устройства иа языках НОЬ. На основе зоб-ядер реа- ':," лизуются однородные структуры, в которых разные функциональные блоки реа::::. лизуются идентичными программируемыми схемотехническими блоками.
НагЫ-ядра, представляющие собой реализованные на кристалле области с '.:; 'фиксированными функциями. На основе 1загг1-ядер реализуются блочные струк:"", туры, имеющие жестко выделенные для определенных функций аппаратные ядра. ,,: ЗБС блочного типа включают в себя как программируемые, так и фиксированные :-"- области, в которых реализованы блоки с предопределенными функциями.
Таки'.:: ми блоками являются микропроцессоры или микроконтроллеры, РРОА, память. Преимуществом однородных структур является их гибкость и технологи- ческая однородность. К недостаткам можно отнести меньшую скорость работы '.:. н большую площадь, занимаемую на кристалле. Однако следует заметить, что - чем больше процент синтезируемой части схемы, тем выше гибкость схемы, но ...' аем больше блоков теряют при этом оптимальность своих параметров.
Блочные : у структуры имеют более высокое быстродействие, используют кристаллы мень., ':. шей площади, используют стандартные блоки с улучшенными параметрами. В '::-: настоящее время обе разновидности БоС развиваются одинаково интенсивно, Так, ПЛИС АРЕХ20К фирмы А11ега (рис.
29.12) имеет однородную струк,', туру и содержит в себе логические элементы всех перечисленных типов, что ::: позволяет отнести эту ПЛИС к семейству БоС. л ьнч ° с -, м ьа 'шт Рис. 29.12. Структура ЯоС АРЕХ20К 415 В основе идеи 8оС лежит интеграция всей электронной системы в одном кристалле (например, в случае ПК такой чип объединяет процессор, память, и т. д.). Компоненты этих систем разрабатываются отдельно и хранятся в виде файлов параметризируемых модулей. Окончательная структура БоС-микросхемы выполняется на базе этих "виртуальных компонентов" с помошью программ систем автоматизации проектирования (САПЕ) электронных устройств — ЕРА (Е! ее!гоп(с Регййп Ашошайоп). Благодаря стандартизации в одно целое, можно объединять "виртуальные компоненты" от разных разработчиков.
Эта микросхема с триггерной памятью конфигурации обладает программируемосп,ю всех основных областей кристалла. Уровень интеграции этой микросхемы составляет до 3 млн. типичных эквивалентных вентилей, встроенная памятьв до 1,2 млн. бит, В микросхеме комбинируются табличные методы реализации функций и реализация вдизьюнкпвных нормальных формах, те. частично используются КРОА и СР! Р.Схема имеет встроенную память и гибкую систему интерфейсов. ЗоС блочного типа используют в качестве процессорных ядер преимушественно 8- и 32-разрядные ядра. В качестве процессора первого типа наиболее часто используют восьмиразрялный микропроцессор 8051 фирмы ПчТЕЬ, второго — процессор АВМ7, В состав микросхемы А7 компании Тпэсепд входят ядро АКМ7ТРМ! с дополнительным четырехпортовым ассоциативным кэшем объемом 8 Кбайт и сверхоперативной БКАМ-памятью объемом 1б Кбайт н целый ряд периферийных узлов с жесткой логикой, необходимых для большинства управляющих приложений.
Программируемые периферийные узлы, реализованные в виде матрицы конфигурируемой системной логики (СБ.), подключаются к адресным и управляющим сигнальным линиям посредством сел екторных блоков (рис 29.13). В дополнение к фиксированным функциям, которые совершенно естественны для процессоров, рассчитанных на работу в составе системы (типа интерфейса памяти или интерфейса )ТАО для автоматизации тестирования), в кристалле А7 имеется целый ряд дополнительных специализированных периферийных узлов, что свидетельствует о его ориентации на применение в управляющих приложениях обшего назначения. В их число входят два таймера, два универсальных асинхронных приемопередатчика, контроллер прямого доступа в память„контроллер прерываний и сторожевой таймер. Подобная периферия, как правило, всегда нужна во встраиваемых системах.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
