Чижма С.Н. - Основы схемотехники 2008 (1055377), страница 70
Текст из файла (страница 70)
Ключи третьего типа управляются триггерами. Подобно ОЗУ, они сохраняют заданную конфигурацию только при включенном питании и теряют ее после выюпочения. Каждый раз, вклочив питание, такую ПЛИС необходимо программировать заново. Программу обычно сохраняют в установленном на одной плате с ПЛИС загрузочном ПЗУ. Способ загрузки конфигурации задают ло~ ическими уровнями на управляющих входах. Процедура перезаписи выполняется автоматически, после чего ПЛИС переходит в обычный рабочий режим.
В одном ПЗУ допускается сохранять информацию для нескольких ПЛИС. Именно МОП ключи с управляющими триггерами сейчас доминируют, что обусловлено их технологической однородностью с другими частями ПЛИС. Типичным примером РРСА ПЛИС могут служить микросхемы семейства Брапап фирмы Х!ЬП~1Х. Центральную часть кристалла занимает матрица конфигурируемых логических блоков (СЬВ, Солбвцгаб)е Ьоя1с В!осхз), обье- 406 " '. пинениых с помощью матрицы каналов соединений(Копь!па С)залпе!з).
Харак; "::тарными для РРОА-архитектур являются элементы вводЫвывода (1ОВ, 1прп0 " . ',ОП!рот В1оскз), позволяющие реализовать двунаправленный ввод!вывод, тре;-,.''тье 'состояние. По углам кристалла расположены вспомогательные блоки— ,::.,внутренний генератор (ОБС), схема инициализации (ЯапэПр) и тд. ' Средства коммутации, связанные с блоками ввода/вывода, сведены в ;;та«называемый УегааЖпй В опыт я СЬаппе1, окружаюший внутреннюю область :-кристалла. Они связывают 1ОВ с каналами трассировки. С помошью УегзаЫпй -:!моягно перераспределять внешние контакты микросхемы относительно выво':.',''дов, сформированных во внугренней области кристалла.
Особенностью современных ПЛИС является возможность тестирования .: ".;рлов с помощью порта ЛАП (В-оСА)9). Порт 1ТАО полезен ие только для ..Программирования. Через него компьютер может получить информацию о ло:::,ззлческих уровнях на всех выводах ПЛИС и в контрольных точках внутри нее. сгв сга сгв сга Я ~Я спэ~паа Рис. 29.6, Структура РРОА 407 29.6. Программируемые коммутвруемые матричные блоки (СРЬП) Программируемые коммутируемые матричные блоки (ПКМБ, СРЬ0) явились дальнейшим развитием ПМЛ.
СРЬ0 состоят из программируемой матрицы соединений (ПМС), логических блоков (ЛБ), имеющих архитектуру ПМЛ. Такие логические блоки содержат макроячейки, каждая из которых включает программируемые матрицы логических элементов И, фиксированных матриц ИЛИ и других элементов. На периферии кристалла расположены блоки ввода~' вывода (БВВ), осуществляющие прием и передачу сигналов между кристаллом микросхемы и контактными площадками. Фрагмент структуры СРЬ0 приведен на рис. 29.7. з парт зтяо рп УО Рис.29.7. Фрагмент структуры СРЬ0 СРЬ0 представляет собой объединение нескольких ПМЛ в единое устройство средствами программируемой коммутационной матрицы.
Контроллеры интерфейсов )ТАО и 1БР предназначены для конфигурирования и тестирования создаваемых структур. Система коммутации СРЬ0 отличается от системы коммутации КРОА. Она является не сегментированной, а непрерывной системой связей и обеспечивает возможность коммутации логических блоков друг с другом, подачи на требуемые входы логических блоков сигналов от различных источников: сигналов обратной связи, входньгх и выходных сигналов и тд.
Вся коммутация сигналов внутри кристалла осуществляется программируемой матрицей связи. Фрагмент программируемой матрицы связи представлен на рис.29.8. 408 Рис. 29,8. Фрагмент схемы программируемой матрицы связи Матрица содержит набор пересекающихся вертикючьных и горизонтальНых линий связи. На пересечении вертикальных входных линий и горизонталь ных линий имеются программируемые точки связи.
Замкнув одну из точек, можно подключить вход к соответствующему выходу. Любой вход ЛБ может быть подключен к любому выводу, а каждый из выводов может быть подключен ко многим входам, т.е. обеспечивается полная коммутируемость блоков :; .::,-Сигнал с входных линий на выходные передается через двухвходовые схемы И, Логические блоки осуществляют вычисление логических функций и хранят полученньй результат в триггерах. С помощью логических блоков мозкно реализовать как комбинационные, так и последовательностные логические схемы Блоки ввода!вывода обеспечивают возмозкность гибкого управления выходными буферами и позволяют организовывать режимы работы с выхода с открытым коллектором и с тремя состояниями Конфигурация СРЕП осуществляется чтением данных конфигурации, рас': ' "' положенных в памяти типа ЕЕРКОМ или Наз)з.
Эта память, как правило, рас.:;::" ';", положена на самом кристалле СРЕП, Содержимое памяти конфигурации обыч' но защищается битом секретности, сбросить который можно только при стирании всего содержимого памяти конфигурации СРЕП относятся к классу устройств высшего уровня сложности, однако -':"- "„они более простые по сравнению с РРПА. На них удобно строить относительно несложные устройства высокого быстродействия, в которых не требуется , '.::, реализация сложных вычислительных алгоритмов. В качестве примеров можно назвать интерфейсные схемы или управляющие автоматы Существуют ПЛИС типа Н.ЕХ, занимающие промежуточное положение меж";," ду СРЕП и ЕРПА. Их архитектура содержит элементы как одного, так и другого :, ."-: типа ПЛИС.
Н.ЕХ содержат табличные логические модули на основе программи,.; -' Руемых ПЗУ (1ЛЗТ), а сами логические блоки располагаются в виде матрицы, 409 при этом трассировочные каналы проходят горизонтально и вертикально между ЛБ. Эти признаки характерны для ГРОА. В то же время межсоединения выполняются не на основе сегментов, коммутируемых с помошью програчмируемых ключей, а на основе программируемых матриц связи, что характерно для СР1.0. 29.7. Программируемые аналоговые интегральные схемы (УРАА) Место и значение ПЛИС при проектировании цифровых схем не нуждается в дополнительных комментариях. Однако аналоговая электроника не менее важна, чем цифровая.
Поэтому вполне понятны устремления полупроводниковых компаний выпустить подобный по назначению и популярности компонент и для аналоговой схемотехники. Схемы аналоговой обработки сигналов выполняются на дискретных компонентах — операционных усилителях, компараторах, мультиплексорах и т.п. При этом аналоговая часть схемы зачастую занимает большую часть плошади печатной платы и требует сложной настройки. Решить проблему создания разнообразных аналоговых устройств, кардинально снизив стоимость и габариты, позволяет использование программируемых аналоговых интегральных схем ПАИС (ЕРАА). Фирма 1ап|се Веппсопбпсгог разработала семейство ГРАА микросхем АРРАС (1п-Зузгеш Ргоягапипаб)е Апа1оа Сп сц)г).
Структура ВРРАС20 представлена на рис. 29.9. ' 1охс>. с! заикал с:л.'бит Рис. 29.9. Структура гРАА 1зрРАС20 410 Заложенная в эту серию архитектура основываегся на следующих базовых функциональных ячейках: инструментальный усилитель (1А), выходной уси':., 'литель (ОА), реализованных по схеме сумматора/интегратора, 2,5-вольтовый -йсточник опорного напряжения (КеТетепсе, ИОН), 8-разрядный ЦАП с выходом ,,:.: по напряжению, и сдвоенный компаратор (СР). Аналоговые входы и выходы .. '; ячеек (кроме ИОН) для повышения динамического диапазона обрабатываемых : ':.сигналов выполнены по дифференциальной схеме. Два 1А и один ОА образуют .: "' макроячейку, называемую РАС-блоком, в которой выходы 1А соединены с сум:...',:; -'мнруюшими входами ОА.
!врРАС10 имеет четыре такие макроячейки, а жрРАС20 ': -две. В состав ьчрРАС20 также входят ячейки ЦАП и компараторов. В макро"-:,= ячейке программируются коэффициент усиления 1А в диапазоне от -10 до + ! 0 с .:: ' шагом 1„величина емкости конденсатора обратной связи в ОА(! 28 возможных ',"''значений) и включение/выключение сопротивления образиной связи в ОА. Средства внутренней разводки (Апа1о8 Копйпй Роо1) позволяют выпол': ',нить соединения между входными контактами микросхемы, входами и выхо'.-.':::.,'дами макроячеек, выходом ЦАП и входами компараторов. Объединение не„,:,::скольких макроячеек позволяет строить схемы перестраиваемых акгивных ..':,'.: фцльтров, основанные на использовании звена интегратора, на диапазон частот от 10 до 100 кГц Конфигурирование микросхемы осуществляется через )ТАО-интерфейс . ': с помощью загрузочного кабеля от параллельного порта РС или имеющегося в системе микроконтроллера Проектирование устройств серии !арРАС поддерживается САПРом РАС":: .
Оеа!8пег. Этот пакет обеспечивает в графическом виде редактирование схемы :,":. Путем проведения конкретных внутренних межсоединений и задания величин .:::;::.: программируемых параметров, ее симулирование, создание конфигурационного файла и его загрузка Существует два типа РРАА — динамически и статически конфигурнруе- '~:,:.': мые. Различие нх заключается в том, что динамически конфигурируемая схе,':::,' ма позволяет изменять функциональную структуру в реальном масштабе времени в работающем устройстве Структурная схема динамически конфигурируемой РРАА фирмы Апагй!пп ':" АН22!Е04 приведена на рис. 29.10. В основе РРАА лежат конфигурируемые аналоговые блоки (САВ), кото-;;,;, рьш содержат наборы элементов для реализации аналоговых схем — операци::;.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
