Чижма С.Н. - Основы схемотехники 2008 (1055377), страница 65
Текст из файла (страница 65)
376 Рис. 28.3. Структура ЗУ ЗП При построении ЗУ для многоразрядных слов к дешифраторам строки и ртолбца могут подключаться параллельно несколько матриц, число которых 'равно разрядности хранимых слов. Каждая матрица выдает один бит адресо,- ванного слова Недостатком структуры 30 является усложнение элементов памяти, имею';:,.'' 'ядих двухкоординатную выборку. В связи с этим структуры ЗП применяются редко Структура 2Е>М содержит дешифратор для выбора строки матрицы и ".;" мультиплексоры для выбора разрядов слова.
Эта структура похожа на структуру 2Π— активный выход дешифратора выбирает целую строку. Отличие в ; -' тоМ, что длина строки не равна разрядности хранимых слов, гораздо длиннее ':;: Фе. Вследствие этого уменьшается количество строк матрицы и, соответственно, уменьшается количество необходимых выходов дешифратора (рис. 28А) Дпя выбора строки используется только часть разрядов адресного кода Аяч...Ак Остальные разряды адресного кода Аь п..Ао используются для выборки необходимого слова из всего объема слов, содержащихся в строке. Для этого Используются мультиплексоры, адресные входы которых соединены с шинами .-: Аьп..Ао.
На выходах мультиплексоров формируется выходное слово, каждый -;,. Разряд которого выбирается из отрезка строки длиной т2, где т — разрядность . ~',."'хранимых слов. На выходах ш мулыиплексоров формируется выходное слово, ;,, Фждь й разряд которого выбирается из отрезка строки длиной 2 377 Рис.28.4, Структура типа 2РМ Для примера, в ЗУ типа 20М 256 х 4 используется матрица 32 х 32, для обращения к каждому ЗЭ необходимо восьмиразрядное адресное слово. Пять разрядов этого слова поступают на дешифратор и выбирают одну из 32 строк матрицы ЗЭ.
Трн оставшихся разряда адресного слова поступают на адресные входы четырех мультиплексоров и выбирают из отрезков 2" = 8 разрядов один бит каждого слова. 28.3. Оперативные запоминающие устройства (ОЗУ) ОЗУ подразделяются на статические и динамические. Запоминающие элементы статических ОЗУ вЂ” триггеры с цепями установки и сброса. Статические ОЗУ могут быть реализованы по любой технологии — ТТЛ, 1ТЛШ, КМОП и др, Сейчас наиболее распространенной стала технология КМОП благодаря своей технологичности. Статические ОЗУ имеют высокой быстродействие, вследствие чего онн широко используются в быстродействующей кэш-памяти, ЗУ последовательного типа, в микроконтроллерах для реализации неболыпих по объему блоков памяти. Запоминающий элемент на и-МОП транзисторах содержит два инвертора РТ~ и УТь выполненных на основе ключей с нагрузочными транзисторами УТ и УТ~ (рис.28.5). За счет ПОС ннверторы образуют йо-триггер.
Выходы триггера через транзисторы РТз и УТ~ соединены с шинами считывания — записи столбцов. Одна из шин столбцов соединена с прямым выходом триггера (по схеме 378 :.йг цевый), другая — с инверсным (по схеме правый). Через шины столбцов можИосчитывать состояние триггера, а также можно записывать данные в триггер, Подавая низкий потенциал логического нуля на ту или иную шину. сак ~ в борю Га 1 едю 1 1 Рис.28.5. Принципиальная схема статического ЗЭ на МОП-транзисторах Подача нуля на вход "установка в "1" снижает стоковое напрюкение трап 'зистора РТз, что запирает транзистор КТ~ и повышает напряжение на его стоке ",.:., Это открывает транзистор РТз и фиксирует созданный на его стоке низкий уровень напряжения даже после снятия сигнала записи.
Таким образом, триггер устанавливается в состояние логической единицы. Точно так же нулевым сиг'а" палом по шине "установка в "0" можно установить триггер в нулевое состояние Эти состояния могут длиться сколь угодно долго, пока включено питание схеМы. При выборе строки со своими шинами столбцов соединяются все ее триггеры, но с выходными цепями записи связываются только те ячейки, которые ;."'. активизировангя сигналом "выбор ячейки" Данный ЗЭ позволяет производить чтение-запись информации по одним и тем же выводам.
Для счнтьвания информации, записанной в ЗЭ, нужно подать '", ", сигнал "выбор ячейки". При этом оба транзистора РТз и РТ~ открываются и через транзистор, подключенный к триггеру с положительным напряжением, протекает ток, поступаюший в соответствующую разрядную шину. Условное графическое изображение ИС статического ОЗУ приведено на .:; .
рис.28.6 (организация микросхемы 16К х 1), структурная схема совпадает со ','-; 1 ;."::.":::-";::;;."'схемой на рис, 28.1, ";.;,. Рис. 28.6. Условное графическое обозначение статического ОЗУ типа 132РУ6 379 В качестве примера на рис.28.7 приведена структурная схема и схема расположения выводов статического ОЗУ КбХ801б фирмы Яашзгшй Е1есГгоп1сэ информационной емкостью 8Мбит с организацией 512К х 1б. г« Рис.28.7. Статическое ОЗУ с организацией 512К х 16 Микросхема имеет следующие выводы: ся — выбор кристалла; гсс- питание; ог — чтение; ~Ъ вЂ” общий; й~ — запись; Ув — выбор старшего байта; Ао — А~а — адрес; Лв — выбор младшего байта; РО ~ — 1/Ом — вход~выход данных. В этой микросхеме записьГчтение осуществляется по одной шине, работу с младшими и старшими разрядами данных можно производить раздельно.
Динамические ОЗУ хранят информацию в виде заряда конденсатора. Запоминающий элемент динамического ЗУ гораздо проще, чем статического, что позволяет разместить на кристалле микросхемы гораздо больше ЗЭ, что обусловливает высокую информационную емкость динамических ЗУ. По сравнению со статическими ОЗУ, динамические имеют меньшее быстродеиствне, но онн проще, дешевле и имеют высокую степень интегоацип, ".: — что дает высокую информационную емкость, В настоящее время выпускаются '.,:;!! динамические ОЗУ емкостью до 256 Мбит Следует отметить, что любой конденсатор обладает собственным саморазрядом. В связи с этим в динамических ОЗУ требуется периодическое восста ,", 'йовление (регенерация) заряда на конденсаторах.
Для этого информация с ЗЭ :::;::;:. :Периодически считывается и затем повторно записывается с восстановлением "-; .требуемого уровня напряжения. В реально выпускаемых ОЗУ регенерация заря ,, .да конденсаторов ЗУ выполняется через каждые 1...2 мс, что соответствует ; '.":частоте регенерации 0,5... 1 кГц Устройство типового ЗЭ динамического ЗУ приведено на рис.
28.8. Хра-::;-; пение информации происходит на емкости Сгя (затвор — исток) полевого трап зистора, который также выполняет роль ключа выборки 1 Рис.28.8. ЗЭ динамического ОЗУ Сохранность информации при выборке и хранении обеспечивается при ':;-'" помощи усилителя-регенератора. Режим хранения обеспечивается периодической регенерацией заряда емкости Сзя с частотой несколько сотен герц.
В ';, -;, процессе регенерации уменьшение заряда на емкости компенсируется усили телем-регенератором Особенностью почти всех динамических ОЗУ является мультиплексиро- : -' ~ ванне шины адреса. Адрес делится на два полуадреса, один из которых представляет собой адрес строки, второй — адрес столбца. Оба полуадреса пода",', ются на одни и те же адресные выводы ИС поочередно.
Такое мультиплексирование необходимо для уменьшения числа выводов корпуса ИС, что особен ио актуально для динамических ОЗУ, имеющих большую емкость и большую -;; разрядность адресов. Такое построение ИС динамического ОЗУ обеспечивает меньшее быстродействие, чем статического 381 1РГ х к «л Г1к (хе ся ьв см Ре им Рис.28.9.
Динамическое ОЗУ А43Е4616 На рис. 28.9 приведена схема ИС динамического ОЗУ фирмы АМ!С Тесппо1о8у А43Ь4616 емкостью -256 Мбит с информационной организацией 16М х 16 бит. Микросхема управляется следующими основными сигналами. С/Х- синхросигнал; С5 — разрешает или запрещает декодирование команд; СКŠ— разрешает или запрещает внутреннее тактирование и функционирование входных и выходных буферов; АΠ— А/2 — адрес столбцов (ЯАΠ— ВА/2)/колонок (САΠ— САВ); В50, В5 — выбор банка памяти; ВА5 — строб адреса строк; СА5 — строб адреса столбцов; РЯ/А — маскирование данных ввода/вывода; /3ДΠ— /ЗД/5 — входные/выходные данные; И'Š— разрешение записи. Микросхема имеет четыре банка памяти организацией 4М х 16 бит.
Адресная информация состоит из трех частей: адреса банка; адреса колонки и столбца, которые подаются последовательно в соответствии с сигналами яА5 и СА5 . 382 Буфер адреса строк содержит счетчик адресов, используемый для регенерации данных с помощью перебора строк в режиме чтения Микросхема работает с тактовой частотой 143 МГц. В схеме реализова- на авторегенерация, частота регенерации составляет 8 кГц. ИМС выполнена в 1::корпусе с 54 выводами 28.4.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
