F40-43a (1041604), страница 40
Текст из файла (страница 40)
Исключением являются команды типа чтение-модификация-запись (ANL, ORL, XRL, JBC,CPL, INC, DEC, DJNZ, CLR, SET и битовые команды MOV). В течение цикла чтения команд типа чтениемодификация-запись считывается содержимое регистра данных порта, а не логическое состояние самихвыводов портов.17.2.1. Настройка портов, не имеющих внешние выводыХотя порты Р4, Р5, Р6 и Р7 не выведены на внешние выводы в МК C8051F041/3, регистры данных этихпортов все равно имеются и доступны для использования программой. Т.к.
цепи цифровых входов такжеостаются активными, не рекомендуется оставлять эти выводы в «плавающем» состоянии. Это позволитисключить ненужное увеличение энергопотребления, возникающее при появлении на «плавающих» входахнекорректных логических уровней. Добиться этого можно любым из следующих способов:1. Оставить слаботоковые подтяжки включенными, сбросив в 0 бит WEAKPUD (XBR2.7).2. Настроить выходные драйверы портов Р4 – Р7 как цифровые двухтактные выходы, записавзначение 0xFF в регистры PnOUT.3. Перевести выходы портов Р4 – Р7 в состояние лог. ‘0’, записав нули в регистры данных портов:Р4=0х00, Р5=0х00, Р6=0х00 и Р7=0х00.17.2.2. Настройка выходных драйверов портовВыходной драйвер каждого вывода порта можно настроить либо как цифровой двухтактный выход,либо как выход с открытым стоком.
По умолчанию выбирается режим выхода с открытым стоком. При работев режиме цифрового выхода запись лог. ‘0’ в соответствующий бит регистра данных порта приведет к«притягиванию» данного вывода порта к земляной шине GND, а запись лог. ‘1’ приведет к «притягиванию»данного вывода порта к шине питания VDD. При работе в режиме выхода с открытым стоком запись лог. ‘0’ всоответствующий бит регистра данных порта приведет к «притягиванию» данного вывода порта к землянойшине GND, а при записи лог.
‘1’ данный вывод порта будет переведен в высокоимпедансное состояние. Режимвыхода с открытым стоком полезен в том случае, если требуется предотвратить конфликты между различнымиустройствами в системе, когда вывод порта участвует в коллективном взаимодействии, при котором нескольковыходов подключаются к одной и той же физической линии.Режимы работы выходных драйверов выводов портов Р4 – Р7 определяются битами соответствующихрегистров PnMDOUT. Каждый бит регистров PnMDOUT управляет режимом выходного драйверасоответствующего ему вывода порта (см.
рис.17.23, рис.17.25, рис.17.27 и рис.17.29). Например, чтобынастроить вывод порта Р4.3 как цифровой двухтактный выход, необходимо установить бит P4MDOUT.3 в 1.Ред. 1.3210C8051F040/1/2/317.2.3. Настройка выводов портов как цифровых входовВывод порта настраивается как цифровой вход переводом его выходного драйвера в режим выхода соткрытым стоком и записью лог.
‘1’ в соответствующий бит регистра данных порта. Например. Р7.7настраивается как цифровой вход сбросом в 0 бита P7MDOUT.7 и установкой в 1 бита Р7.7.17.2.4. Слаботоковые подтяжкиКаждый вывод порта имеет внутреннюю слаботоковую подтяжку, которая по умолчанию включена.Она обеспечивает соединение данного вывода с шиной питания VDD через резистор с высокимсопротивлением (около 100кОм). Слаботоковые подтяжки можно глобально отключить, установив в 1 битотключения слаботоковых подтяжек WEAKPUD (XBR2.7). Слаботоковые подтяжки автоматическиотключаются у любого вывода, на который выдается лог. ‘0’, т.е. выход вывода не будет конфликтовать ссобственной слаботоковой подтяжкой.17.2.5.
Интерфейс внешней памятиЕсли для сигналов интерфейса внешней памяти используются старшие порты (Р4 – Р7), то следуетсбросить в 0 бит EMIFLE (XBR2.5).Если для сигналов интерфейса внешней памяти используются старшие порты и происходит обращениек внешней (не встроенной) памяти с помощью команды MOVX, то в течение фазы выполнения команды MOVXинтерфейс внешней памяти будет управлять состоянием выхода находящихся под его влиянием выводовпортов независимо от состояния регистров данных портов.
Работа интерфейса внешней памяти не влияет наконфигурацию выходных драйверов выводов портов, за исключением операций чтения, при которых явнымобразом отключаются выходные драйверы шины данных во время выполнения команды MOVX. Подробнаяинформация относительно интерфейса внешней памяти приведена в разделе 16.211Ред. 1.3C8051F040/1/2/3Рисунок 17.22. P4: Регистр данных Порта 4R/WP4.7R/WP4.6R/WP4.5R/WP4.4R/WP4.3R/WP4.2R/WP4.1R/WP4.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0xC8SFR страница: FБиты 7-0: P4.[7:0]: Биты выходной защелки порта 4.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог. 01: Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующийбит регистра P4MDOUT сброшен в 0).
См. рис.17.23.(Чтение – возвращает состояние внешних выводов).0: На выводе P4.n низкий логический уровень.1: На выводе P4.n высокий логический уровень.Примечание: P4.7 (/WR), P4.6 (/RD) и P4.5 (ALE) могут управляться интерфейсом внешней памяти данных(см. раздел 16).Рисунок 17.23. P4MDOUT: Регистр настройки выходов Порта 4R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес: 0x9CSFR страница: FБиты 7-0: P4MDOUT.[7:0]: Биты настройки выходного драйвера порта 4.0: Соответствующий вывод P4.n настроен как выход с открытым стоком.1: Соответствующий вывод P4.n настроен как цифровой двухтактный выход.Ред. 1.3212C8051F040/1/2/3Рисунок 17.24. P5: Регистр данных Порта 5R/WP5.7R/WP5.6R/WP5.5R/WP5.4R/WP5.3R/WP5.2R/WP5.1R/WP5.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0xD8SFR страница: FБиты 7-0: P5.[7:0]: Биты выходной защелки порта 5.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог.
01: Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующийбит регистра P5MDOUT сброшен в 0). См. рис.17.25.(Чтение – возвращает состояние внешних выводов).0: На выводе P5.n низкий логический уровень.1: На выводе P5.n высокий логический уровень.Примечание: P5.[7:0] могут управляться интерфейсом внешней памяти данных (как адреса [15:8] внемультиплексированном режиме).Подробная информация относительно интерфейсавнешней памяти приведена в разделе 16.Рисунок 17.25. P5MDOUT: Регистр настройки выходов Порта 5R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7Биты 7-0: P5MDOUT.[7:0]: Биты настройки выходного драйвера порта 5.0: Соответствующий вывод P5.n настроен как выход с открытым стоком.1: Соответствующий вывод P5.n настроен как цифровой двухтактный выход.213Ред.
1.3SFR Адрес: 0x9DSFR страница: FC8051F040/1/2/3Рисунок 17.26. P6: Регистр данных Порта 6R/WP6.7R/WP6.6R/WP6.5R/WP6.4R/WP6.3R/WP6.2R/WP6.1R/WP6.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0xE8SFR страница: FБиты 7-0: P6.[7:0]: Биты выходной защелки порта 6.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог. 01: Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующийбит регистра P6MDOUT сброшен в 0). См. рис.17.27.(Чтение – возвращает состояние внешних выводов).0: На выводе P6.n низкий логический уровень.1: На выводе P6.n высокий логический уровень.Примечание: P6.[7:0] могут управляться интерфейсом внешней памяти данных (как разряды адреса [15:8] вмультиплексированном режиме, или как разряды адреса [7:0] в немультиплексированномрежиме).
Подробная информация относительно интерфейса внешней памяти приведена вразделе 16.Рисунок 17.27. P6MDOUT: Регистр настройки выходов Порта 6R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес: 0x9ESFR страница: FБиты 7-0: P6MDOUT.[7:0]: Биты настройки выходного драйвера порта 6.0: Соответствующий вывод P6.n настроен как выход с открытым стоком.1: Соответствующий вывод P6.n настроен как цифровой двухтактный выход.Ред. 1.3214C8051F040/1/2/3Рисунок 17.28. P7: Регистр данных Порта 7R/WP7.7R/WP7.6R/WP7.5R/WP7.4R/WP7.3R/WP7.2R/WP7.1R/WP7.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0xF8SFR страница: FБиты 7-0: P7.[7:0]: Биты выходной защелки порта 7.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог.
01: Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующийбит регистра P74MDOUT сброшен в 0). См. рис.17.29.(Чтение – возвращает состояние внешних выводов).0: На выводе P7.n низкий логический уровень.1: На выводе P7.n высокий логический уровень.Примечание: P7.[7:0] могут управляться интерфейсом внешней памяти данных(как AD[7:0] вмультиплексированном режиме, или как D[7:0] в немультиплексированном режиме).Подробная информация относительно интерфейса внешней памяти приведена в разделе 16.Рисунок 17.29. P7MDOUT: Регистр настройки выходов Порта 7R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7Биты 7-0: P7MDOUT.[7:0]: Биты настройки выходного драйвера порта 7.0: Соответствующий вывод P7.n настроен как выход с открытым стоком.1: Соответствующий вывод P7.n настроен как цифровой двухтактный выход.215Ред. 1.3SFR Адрес: 0x9FSFR страница: FC8051F040/1/2/3ПРИМЕЧАНИЯРед.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
