F20-23 (1041603), страница 25
Текст из файла (страница 25)
1.4C8051F020/1/2/3Рисунок 12.14. EIP2: Дополнительный регистр приоритетов прерываний 2R/WPXVLDR/WEP1R/WPX7R/WPX6R/WPADC1R/WPT4Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2R/WPADC0Бит 1R/WPT3Бит 0Значениепри сбросе:00000000SFR Адрес:0xF7Бит 7: PXVLD: Управление приоритетом прерывания от флага готовности внешнегоисточника тактовых импульсов (XTLVLD).Этот бит устанавливает приоритет прерывания от XTLVLD.0: Прерыванию от XTLVLD назначается низкий уровень приоритета.1: Прерыванию от XTLVLD назначается высокий уровень приоритета.Бит 6: EP1: Управление приоритетом прерывания от последовательного порта УАПП1.Этот бит устанавливает приоритет прерываний от последовательного порта УАПП1.0: Прерываниям от УАПП1 назначается низкий уровень приоритета.1: Прерываниям от УАПП1 назначается высокий уровень приоритета.Бит 5: PX7: Управление приоритетом внешнего прерывания 7.Этот бит устанавливает приоритет внешнего прерывания 7.0: Внешнему прерыванию 7 назначается низкий уровень приоритета.1: Внешнему прерыванию 7 назначается высокий уровень приоритета.Бит 4: PX6: Управление приоритетом внешнего прерывания 6.Этот бит устанавливает приоритет внешнего прерывания 6.0: Внешнему прерыванию 6 назначается низкий уровень приоритета.1: Внешнему прерыванию 6 назначается высокий уровень приоритета.Бит 3: PADC1: Управление приоритетом прерывания от флага завершения преобразования АЦП1.Этот бит устанавливает приоритет прерывания от флага завершения преобразования АЦП1.0: Прерыванию от флага завершения преобразования АЦП1 назначаетсянизкий уровень приоритета.1: Прерыванию от флага завершения преобразования АЦП1 назначаетсявысокий уровень приоритета.Бит 2: PT4: Управление приоритетом прерывания от Таймера 4.Этот бит устанавливает приоритет прерывания от Таймера 4.0: Прерыванию от Таймера 4 назначается низкий уровень приоритета.1: Прерыванию от Таймера 4 назначается высокий уровень приоритета.Бит 1: PADC0: Управление приоритетом прерывания от флага завершения преобразования АЦП0.Этот бит устанавливает приоритет прерывания от флага завершения преобразования АЦП0.0: Прерыванию от флага завершения преобразования АЦП0 назначаетсянизкий уровень приоритета.1: Прерыванию от флага завершения преобразования АЦП0 назначаетсявысокий уровень приоритета.Бит 0: PT3: Управление приоритетом прерывания от Таймера 3.Этот бит устанавливает приоритет прерывания от Таймера 3.0: Приоритет прерывания от Таймера 3 определяется уровнем приоритета по умолчанию.1: Прерыванию от Таймера 3 назначается высокий уровень приоритета.Ред.
1.4124C8051F020/1/2/312.4. Режимы управления электропитаниемЯдро CIP-51 имеет два программируемых режима управления электропитанием: режим ожидания ирежим остановки. В режиме ожидания процессорное ядро останавливается, а внешние периферийные модули ивнутренние тактовые генераторы остаются активными. В режиме остановки процессорное ядро и системныйтактовый генератор останавливаются, все источники прерываний и таймеры (кроме детектора исчезновениятактовых импульсов) неактивны, системный тактовый генератор останавливается. После того, как тактовыегенераторы переведены в режим ожидания, энергопотребление зависит от системной тактовой частоты иколичества периферийных модулей, оставленных в активном режиме до входа в режим ожидания.
В режимеостановки энергопотребление наименьшее. На рис.12.15 описан регистр управления питанием (PCON),используемый для настройки режимов электропитания CIP-51.Хотя CIP-51 имеет встроенные режимы ожидания и остановки (как любой МК со стандартнойархитектурой 8051), управление питанием всего МК наиболее эффективно осуществляется путемразрешения/запрещения по необходимости индивидуальных периферийных модулей. Каждый аналоговыйпериферийный модуль, когда он не используется, может быть заблокирован и переведен в режим пониженногоэнергопотребления. Цифровые периферийные модули, такие как таймеры или последовательные интерфейсы,потребляют мало энергии, когда не используются.
Отключение Flash-памяти уменьшает энергопотреблениетакже, как переход в режим ожидания. Отключение генератора хоть и сохраняет много энергии, но требуетсброса для запуска МК.12.4.1. Режим ожиданияУстановка в 1 бита выбора режима ожидания (PCON.0) заставит CIP-51 остановить процессорное ядрои перейти в режим ожидания сразу же после завершения команды, которая устанавливает этот бит. Всевнутренние регистры и память сохраняют свои данные. Все аналоговые и цифровые периферийные модулимогут оставаться активными во время режима ожидания.Выйти из режима ожидания можно или по сигналу сброса, или по прерыванию. Любой из разрешенныхсигналов прерывания приведет к сбросу бита PCON.0 и возобновлению работы процессорного ядра.Прерывание будет обслужено и после выхода из прерывания (RETI) будет исполнена команда, которая следуетв программе за командой, установившей бит выбора режима ожидания (PCON.0). Если режим ожиданиязавершается по внутреннему или внешнему сигналу сброса, то CIP-51 отработает последовательность действий,обычную для сброса, и начнет выполнение программы с адреса 0x0000.Если сторожевой таймер включен, то со временем он вызовет сброс от сторожевого таймера, чтоприведет к выходу из режима ожидания.
Эта возможность защищает систему от непреднамеренногопостоянного отключения в случае случайной записи регистра PCON. Когда такое поведение нежелательно,сторожевой таймер может быть отключен программно до входа в режим ожидания, если первоначально он былнастроен на разрешение такой операции. Это обеспечивает возможность дополнительного уменьшенияэнергопотребления, т.к. система остается в режиме ожидания неопределенно долгое время, ожидая внешнегосигнала пробуждения системы.
Подробная информация об использовании и настройке сторожевого таймераприведена в разделе 13.8.12.4.2. Режим остановкиУстановка в 1 бита выбора режима остановки (PCON.1) заставит CIP-51 перейти в режим остановкисразу же после завершения команды, которая устанавливает этот бит.
В режиме остановки процессорное ядро итактовые генераторы останавливаются, а значит все цифровые модули выключаются. Каждый аналоговыйпериферийный модуль должен быть отключен индивидуально до перехода в режим остановки. Выйти изрежима остановки можно по внутреннему или внешнему сигналу сброса.
При сбросе CIP-51 отработаетпоследовательность действий, обычную для сброса, и начнет выполнение программы с адреса 0x0000.Если включен детектор исчезновения тактовых импульсов (Missing Clock Detector – MCD), то онвызовет внутренний сброс и тем самым выведет МК из режима остановки. Детектор исчезновения тактовыхимпульсов следует отключить, если необходимо перевести МК в режим остановки на время, большее временизадержки MCD (100 мкс).125Ред. 1.4C8051F020/1/2/3Рисунок 12.15. PCON: Регистр управления электропитаниемR/WSMOD0R/WSSTAT0R/WЗарезерв.R/WSMOD1R/WSSTAT1R/WЗарезерв.Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2R/WSTOPR/WIDLEБит 1Бит 0Значениепри сбросе:00000000SFR Адрес:0x87Бит 7: SMOD0: Включение удвоения скорости передачи данных последовательного порта УАПП0.0: Скорости передачи данных последовательного порта УАПП0 определяется режимомпоследовательного порта, заданным в регистре SCON0.1: Скорости передачи данных последовательного порта в два раза больше, чем та, котораяопределяется режимом последовательного порта, заданным в регистре SCON0.Бит 6: SSTAT0: Выбор режима расширенного УАПП0.Этот бит управляет функционированием битов SM20-SM00 регистра SCON0.0: При чтении/записи SM20-SM00 происходит обращение к битам настройки режима УАПП0SM20-SM00.1: При чтении/записи SM20-SM00 происходит обращение к битам ошибки кадра (FE0), переполненияприемника (RXOV0) и конфликта передачи (TXCOL0).Бит 5: Зарезервирован.
Значение при чтении не определено. Этот бит следует сбросить в 0.Бит 4: SMOD1: Включение удвоения скорости передачи данных последовательного порта УАПП1.0: Скорости передачи данных последовательного порта УАПП1 определяется режимомпоследовательного порта, заданным в регистре SCON1.1: Скорости передачи данных последовательного порта в два раза больше, чем та, котораяопределяется режимом последовательного порта, заданным в регистре SCON1.Бит 3: SSTAT1: Выбор режима расширенного УАПП1.Этот бит управляет функционированием битов SM21-SM01 регистра SCON1.0: При чтении/записи SM21-SM01 происходит обращение к битам настройки режима УАПП1SM21-SM01.1: При чтении/записи SM21-SM01 происходит обращение к битам ошибки кадра (FE1), переполненияприемника (RXOV1) и конфликта передачи (TXCOL1).Бит 2: Зарезервирован.
Значение при чтении не определено. Этот бит следует сбросить в 0.Бит 1: STOP: Выбор режима остановки.Установка в 1 этого бита переведет CIP-51 в режим остановки. Этот бит всегда будет читаться как ‘0’.1: Переход в режим пониженного энергопотребления. (Отключение внутреннего тактового генератора).Бит 0: IDLE: Выбор режима ожидания.Установка в 1 этого бита переведет CIP-51 в режим ожидания. Этот бит всегда будет читаться как ‘0’.1: Переход в режим ожидания. (Отключение тактирования процессорного ядра, однакотактирование таймеров, модулей прерываний, последовательных портов и аналоговыхмодулей остается включенным)Ред.
1.4126C8051F020/1/2/313. ИСТОЧНИКИ СБРОСАСхема сброса позволяет легко перевести МК в предопределенное по умолчанию состояние. Припереходе к этому состоянию сброса происходит следующее:- CIP-51 останавливает выполнение программы;- регистры SFR инициализируются значениями по умолчанию;- выводы внешних портов устанавливаются в известное состояние;- прерывания и таймеры запрещаются.Все регистры SFR принимают значения по умолчанию. В подробном описании каждого регистра SFRприведено значение, загружаемое в этот регистр при сбросе. Содержимое внутренней памяти данных неизменяется при сбросе и ранее сохраненные данные остаются неизменными. Однако, т.к.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
