F18-19 (1041602), страница 25
Текст из файла (страница 25)
Выбор ведомогоСигнал «Выбор ведомого» (NSS) является входом, используемым для выбора модуля SPI, работающегов ведомом режиме, или для отключения модуля SPI, работающего в ведущем режиме. В ведомом режиме онудерживается на низком уровне в течение всего сеанса обмена данными.107Ред. 1.2C8051F018C8051F01915.2. Режимы работыТолько ведущее устройство SPI может инициировать сеанс обмена данными. Модуль SPI переводится введущий режим работы установкой в 1 флага включения ведущего режима (MSTEN, SPI0CN.1). Если модульSPI настроен как ведущий, то запись байта данных в регистр данных модуля SPI (SPI0DAT) запустит сеансобмена данными.
Ведущий SPI сразу же начнет последовательно сдвигать данные на линию MOSI, выдаваятактовые импульсы на линию SCK. Флаг SPIF (SPI0CN.7) устанавливается в 1 при окончании передачи. Еслипрерывания разрешены, то при установке флага SPIF генерируется запрос прерывания. Ведущий SPI можнонастроить таким образом, чтобы в процессе обмена выдвигать в линию (принимать с линии) от одного довосьми бит, что позволяет ему работать с ведомыми устройствами, имеющими различную длину слова данных.Выбор количества сдвигаемых бит осуществляется битами SPIFRS регистра конфигурации модуля SPI(SPI0CFG.[2:0]).В полнодуплексном режиме в то время, когда ведущий SPI передает данные ведомому по линии MOSI,адресуемый ведомый передает содержимое своего регистра сдвига ведущему SPI по линии MISO. Байт данных,полученный от ведомого, заменяет данные в регистре данных ведущего.
Поэтому флаг SPIF является какфлагом окончания передачи, так и флагом готовности принимаемых данных. Обмен данными в обоихнаправлениях синхронизирован с тактовыми импульсами, генерируемыми ведущим. На рис.15.3 показанофункционирование ведущего SPI и адресуемого ведомого в полнодуплексном режиме работы.Рисунок 15.3. Полнодуплексный режим работыВЕДОМОЕ УСТРОЙСТВОВЕДУЩЕЕ УСТРОЙСТВОMOSIMOSIMISOMISOРегистр сдвига модуля SPI7 6 5 4 3 2 1 0Регистр сдвига модуля SPI7 6 5 4 3 2 1 0VDDприемный буфергенераторскоростиобменаNSSNSSSCKSCKприемный буферPx.yРегистр данных модуля SPI имеет двойную буферизацию по чтению, но не по записи. Если будетпредпринята попытка записи в регистр SPI0DAT при выполнении передачи данных, то будет установлен в 1флаг WCOL (SPI0CN.6) и операция записи игнорируется. Текущая передача данных будет продолжена, непрерываясь.
При чтении регистра данных модуля SPI на самом деле читается приемный буфер. Если приемныйбуфер все еще содержит непрочитанные данные от предыдущей передачи, а последний бит текущей передачисдвигается в регистр сдвига модуля SPI, то произойдет переполнение приемника и установится в 1 флагRXOVRN (SPI0CN.4). Новые данные не передаются в приемный буфер, позволяя прочитать ранее принятыеданные.
Байт данных, вызвавший переполнение приемника, теряется.Когда модуль SPI включен и не настроен как ведущий, он будет функционировать как ведомый SPI.Другое устройство SPI, работающее в режиме ведущего, будет инициировать сеанс обмена путем выдачи налинию NSS сигнала с низким логическим уровнем. Затем ведущий выдает данные из регистра сдвига на линиюMOSI, используя генерируемые им тактовые импульсы. Флаг SPIF устанавливается в 1 по окончании передачиданных (когда на линии NSS установится сигнал с высоким уровнем). Ведомый может загрузить свой регистрсдвига следующим байтом данных, записав его в регистр данных модуля SPI.
Ведомый должен произвестизапись в регистр данных не менее чем за один тактовый цикл SPI до того, как ведущий начнет следующуюпередачу. Иначе будет передан байт данных, уже имеющийся в регистре сдвига ведомого.На одной шине могут сосуществовать несколько ведущих. Флаг ошибки режима (MODF, SPI0CN.5)устанавливается в 1, если модуль SPI настроен как ведущий (MSTEN = 1) и его сигнал выбора ведомого NSSимеет низкий логический уровень. Когда устанавливается флаг ошибки режима, биты MSTEN и SPIENРед.
1.2108C8051F018C8051F019регистра управления модуля SPI аппаратно сбрасываются в 0, при этом модуль SPI переходит в состояние “offline”. В среде с несколькими ведущими перед установкой бита MSTEN и инициацией сеанса обменасистемному контроллеру необходимо проверять состояние флага SLVSEL (SPI0CN.2), чтобы убедиться, чтошина свободна.15.3.
ТактированиеКак показано на рис.15.4, используя биты управления тактовой частотой регистра конфигурациимодуля SPI (SPI0CFG), можно выбрать четыре комбинации фазы и полярности импульсов тактированияпоследовательного интерфейса. Бит CKPHA (SPI0CFG.7) выбирает одну из двух фаз тактового сигнала (фронт,используемый для фиксации данных). Бит CKPOL (SPI0CFG.6) задает активный уровень (высокий или низкий)тактового сигнала. Как ведущий, так и ведомые устройства должны быть настроены на использованиеодинаковых фазы и полярности тактовых импульсов. Примечание: при изменении фазы и полярности тактовыхимпульсов модуль SPI следует отключить сбросом в 0 бита SPIEN (SPI0CN.0).Регистр установки тактовой частоты модуля SPI (SPI0CKR), показанный на рис.15.7, управляетчастотой тактирования последовательного интерфейса при работе в ведущем режиме. При работе в ведомомрежиме содержимое этого регистра игнорируется.Рисунок 15.4. Временные диаграммы сигналов данных/тактированияSCK(CKPOL = 0, CKPHA = 0)SCK(CKPOL = 0, CKPHA = 1)SCK(CKPOL = 1, CKPHA = 0)SCK(CKPOL = 1, CKPHA = 1)MISO/MOSIСЗРБит 6Бит 5Бит 4NSS109Ред.
1.2Бит 3Бит 2Бит 1МЗРC8051F018C8051F01915.4. Регистры специального назначения модуля SPIДля доступа к интерфейсу SPI и управления им используются четыре регистра специальногоназначения: регистр управления SPI0CN, регистр данных SPI0DAT, регистр конфигурации SPI0CFG и региструстановки тактовой частоты SPI0CKR. Все эти регистры описаны в следующих разделах.Рисунок 15.5.
SPI0CFG: Регистр конфигурации модуля SPIR/WCKPHAR/WCKPOLRBC2RBC1RBC0R/WSPIFRS2Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2R/WSPIFRS1Бит 1R/WSPIFRS0Бит 0Значениепри сбросе:00000111SFR Адрес:0x9AБит 7: CKPHA: Выбор активной фазы тактового сигнала модуля SPIЭтот бит управляет фазой тактового сигнала модуля SPI.0: Данные фиксируются по первому фронту периода сигнала SCK.1: Данные фиксируются по второму фронту периода сигнала SCK.Бит 6: CKPOL: Выбор полярности тактового сигнала модуля SPI.Этот бит управляет полярностью тактового сигнала модуля SPI.0: В состоянии простоя на линии SCK установлен сигнал низкого уровня.1: В состоянии простоя на линии SCK установлен сигнал высокого уровня.Биты 5-3: BC2-BC0: Счетчик бит модуля SPI.Эти биты показывают, какой бит слова данных модуля SPI передается.00001111BC2-BC00011001101010101Передаваемый битБит 0 (МЗР)Бит 1Бит 2Бит 3Бит 4Бит 5Бит 6Бит 7 (СЗР)Биты 2-0: SPIFRS2-SPIFRS0: SPI Frame Size.Эти три бита в ведущем режиме определяют количество бит, которые в процессепередачи сдвигаются в регистр сдвига (выдвигаются из регистра сдвига) модуля SPI.В ведомом режиме эти биты игнорируются.00001111SPIFRS0011001101010101Количество сдвигаемых бит12345678Ред.
1.2110C8051F018C8051F019Рисунок 15.6. SPI0CN: Регистр управления модуля SPR/WSPIFR/WWCOLR/WMODFR/WRXOVRNRTXBSYRSLVSELБит 7Бит 6Бит 5Бит 4Бит 3Бит 2R/WMSTENБит 1R/WSPIENБит 0(доступен в битовомрежиме адресации)Значениепри сбросе:00000000SFR Адрес:0xF8Бит 7: SPIF: Флаг прерывания от модуля SPI.Этот бит аппаратно устанавливается в 1 по окончании передачи данных. Если прерыванияразрешены, то установка этого бита приведет к переходу на процедуру обслуживания прерыванияот модуля SPI.
Этот бит не сбрасывается аппаратно, его необходимо сбросить программно.Бит 6: WCOL: Флаг конфликта записи.Этот бит аппаратно устанавливается в 1 (и генерирует прерывание от модуля SPI) и тем самымпоказывает, что была произведена попытка записи в регистр данных модуля SPI, когда текущийсеанс передачи данных еще не завершился.
Этот флаг сбрасывается программно.Бит 5: MODF: Флаг ошибки режима.Этот бит аппаратно устанавливается в 1 (и генерирует прерывание от модуля SPI) приобнаружении конфликта ведущего режима (на линии NSS низкий уровень и MSTEN = 1). Этот битне сбрасывается аппаратно, его необходимо сбросить программно.Бит 4: RXOVRN: Флаг переполнения приемника.Этот бит аппаратно устанавливается в 1 (и генерирует прерывание от модуля SPI), еслиприемный буфер все еще содержит непрочитанные данные от предыдущей передачи, а последнийбит текущей передачи сдвигается в регистр сдвига модуля SPI.
Этот бит не сбрасываетсяаппаратно, его необходимо сбросить программно.Бит 3: TXBSY: Флаг занятости передатчика.Этот бит аппаратно устанавливается в 1 при осуществлении передачи данных в ведущем режиме.Он сбрасывается аппаратно по окончании передачи данных.Бит 2: SLVSEL: Флаг выбора ведомого.Этот бит аппаратно устанавливается в 1 всякий раз, когда на линию NSS подан сигнал низкогоуровня, и показывает, что ведомый включен. Этот флаг сбрасывается в 0, когда на линии NSSприсутствует сигнал высокого уровня (ведомый отключен).Бит 1: MSTEN: Включение ведущего режимаe.0: Ведущий режим отключен.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
