evtiheeva_n_n__izmerenie_yelektricheskih _i_neyelektricheskih (1024281), страница 62
Текст из файла (страница 62)
Это иллюстрируется временными диаграммами на рвс. з.33,б, где показаны импульсы генератора ГТИ, сигналы на Вьи~1, Вых2 и ВыхМ. Распределитель Р может быль собран из М триггеров таким образом, что в каждом такте работы один из них находится в состоянии 1, а остальные — в состоянии О, причем с приходом очередного импульса от генератора ХТИ состояние 1 передается соседнему триггеру, а данный триггер возвращается в состояние О.
Модуляционные преобразователи. К модуляшюнным преобразователям относятся измерительные преобразователи, в которых измеряемая величина модулирует какой-либо параметр несущего колебания— синусоидального или импульсного, а также обратные преобразователи (демодуляторы). В ИИС применяются различные виды таких модуляторов и демодупяторов, описанные в й 5.2, и особенно широко те из них, которые обеспечивают малые искажения информации при воздействии помех и изменениях затухания сигнапов в канале связи.
К ним относятся частотныс и частотно-импульсные, широтно- и фазоимпульсные модуляторы. Они же нашли применение и в ИИС бпижнего действия благодаря простоте преобразования частоты и временного интервала в число. Это делается с помощью схем счета импульсов. Наряду с перечисленными видами модуляции в ИИС весьма распространена амплитудно-имнульсная модуляция, несмотря на то, что для передачи по протяженным каналам связи .она не испопьзуется, Главное место ее применения — зто вход ИИС. Входной переключа- 307 тель, циклически обегаюший истснники информации, "вырезает" из их сигналов импульсы, амплитуды которых равны отдельным дискретным значениям этих сигналов.
Аналоговый прибор с элементом памяти ла входе, получающий периодически импульсы от общего устройства обработки информации через выходной переключатель, выполняет демодуляшпо амплитудно-импульсного сигнала по принципу работы схемы рис. 5. 10, в. Преобразователи кодов. Как указыналось в й 5.4, преобразования кодов применяются в ИИС с разньгми целями: для перехода от одной системы счисления к другой, лля зашиты от помех, для изменения формы представления кода (с переходом из парюшельной в последовательную и обратно). Остановимся на некоторых примерах.
На рис. 5.34 приведена функциональная схема одной декады дешифратора, преобразующего двоично-десятичный код в едннично-десятичный для управления цифровым иняа еВ сг 33 дикатором. Число таких независима ге Г~ га Рис. 5.34 мых декад, устанавливаемых в одном дешифраторе, определяется числом десятичных разрядов кода.
В декаду входят 10 элементов И. Два из них — 210 и Ш вЂ” имеют по четыре входа, два — ьэ8 и Вр— по два входа, остальные — по три входа. Номер элемента И соответствует цифре десятичного числа, расшифровываемой им. Входной сигнал, соответствующий четырехразрядному двоичному коду данной десятичной цифры, подводится к восьми вертикальным шинам, Значение каждого двоичного разряда представлено двумя логическими сигналами: прямым и инверсным. Разряду с весом 2 соответствуют сигналы А, Х, с весом 2з — сигналы В, В, с весом 2' — сигналы С„С, с весом 2 — сигналы Р, Б.
Так, лри кодовой комбинации 0001, выражен~- щей число 1, логические сигналы 1 присутствуют на входах А, 8, С, В, а логические сигналы 0 — на входах А, В, С..0. Каждый из элементов И обнаруживает совпадение сигналов 1 на определенной комбинации входов. Например, элемент 1 обнаружива- 308 Рзс 5.35 ет совпадение сигналов на входах А, Ть С О. Поэтому сигнал на Вььт1 возникает при коде числа 1 на входе. Если бы во входном коде использовались все возможные комбинации, то все элементы И в дешифраторе должны были бы иметь по четыревходаНо в данном случае используются только 10 комбинаций из 16 возможных, и это дает возможность упростить дешифратор.
Известно, что если старший двоичный разряд (с весом 2з) равен 1, то на входе — либо код числа 8, либо код числа 9. А выбор между этими двумя числами определяется только значением младшего разряда (с весом 2е). Если он равен 1, то это число 9, если О, то это число 8. Значит, для депшфрацня чисел 8 и 9 нужны схемы И на два входа. Далее, рассматривая комбинации входного кода, можно видеть, что если хотя бы один из двух средних разрядов (с весом 2з и 2з) равен 1, то старший разряд обязательно равен нулю и его не требуется принимать во внимание при дешифрации.
Это позволяет использовать трехвходопыс схемы И для разпознавания цифр от 2 до 7. Такая операция, как преобразование двоичного кода в двоичнодесятичный, при наличии в ИИС общего устройства обработки информации возлагается обычно иа него. Но в несложных ИИС для этой цели может быть применена специальная схема, показанная на рис. 5.35. Действие ее основано на использовании одновременной работы двух счетчиков импульсов — двоичного Ш и двоично-десятичного Й2. Когд» в В1 накапливается двоичное число, равное заданному на входе, работа счетчиков останавливается, а с В2 снимается двоично-десятичный код. Источником импульсов счета служит генератор ВЗ„прохождением их на счетные входы Т обоих счетчиков управляет схема совпадений П4 поснгналу с инверсного выхода схемы сравнения кодов.05.На Э09 Вых Вх е) Рис 5.3б последнюю поступают в параллельной форме два двоичных кодовых сигнала: со входа и со счетчика 111.
Сигнал на инверсном выходе схемы В5 равен 1, когда сравниваемые коды не равны, и Π— когда они равны. Следовательно, схема Р4 пропускает импульсы, пока не достигается равенство кодов. После снятия с выхода О2 двоично-десятичного кода подают импульс сброса на входы В обоих счетчиков, и схема возобновляет работу. Преобразователи параллельного кола в последовательный находят особенно широкое применение в ИИС с протяженными каналами связи.
Параллельньй код, поступаахций по Л' проводам с выхода АЦП или устройства обработки информации, преобразуется для передачи по каналу в последовательный код, в котором элементы 1разрицы) кода передаются последовательно во времени. Один из вариантов схем такого преобразователя показан на рис. 5.3бгю Входной параллельный код развертьюастся последовательно во времени с помощью распределителя импульсов В2 и элементов И с номерами 111-1, .01-2, ... ..„Р1-М, каждая из которых пропускает элементарный сигнал, соответствующий значенще своего разряда, во время поступления на ее второй вход импульса от распределителя.
Работой распределителя импульсов управляет генератор ВЗ. Сигналы от элементов И подводятся к общему выходу через элемент ИЛИ 114, На приемной стороне выполняется обратное преобразование последовательного кода в параллельный. Обратный, преобразователь (рис.
5.3б,б) строится на тех же элементах, что и прямой. Входной сигнал подастся одновременно на 1т элементов И (01-1, В1-2, ..., .И-Л~, каждый из которых пропускает на свой выход только один его элемент по сигналу от распределителя импульсов Ю2. Последний должен Работать синхронно с распределителем в прямом преобразователе. Проще всего обеспечить такую синхронность, управляя обоими распределителями от общего генератора. Так и делается1в системах ближнего действия. Но в системах с дальними каналами1загружать канал, 310 вспомогательными тактовыми нмпульсамн невыгодно. В них на приемной стороне устанавливается свой генератор Ру, а тактовая синхронвзацня работы генератора выполняется специальным узлом путем вьшелеьня фронтов информационных импульсов.
Кроме тактовой силхро~ызацин генератора на приемной стороне вьо,олняется еше н цикловая синхронизация работы распределителя. Пля нее используется свой узел, который выделяет специальные синхроннзнруюшне сигналы, содержащиеся в принимаемых кодовых сообщениях. Узлы формирования и проьеркн помехозащишеиных кодов. Число разновидностей таких блоков велико, так как применяются разнообразные виды корректирующих кодов. Рассмотрим простейшие примеры. Наиболее прост и притом наименее избыточен код с защитой по четности, В нем к л элементам исходного кода добавляется один элемент таким образом, чтобы сумма числа единиц в получившейся льэлементной комбинации (где т = и + 1) была обязательно четной.
Тогда искажение любого одного элемента комбинации при передаче нарушит четкость, и зто будет обнаружено при проверке на приемной стороне. Будут также обнаружены искажения любого нечетного числа элементов. Но если исказятся два элемента или любое четное число их, то сумма единиц в комбинации останется четной и такое искажение не будет обнаружено. К счастью, вероятность искажения двух элементов компинацин обычно много меньше вероятности искажения одного элемента. Поэтому описанная защита существенно сокращает долю ложно воспроизводимых сообщений.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
