Цифровые запоминающие устройства

Лекция 17. Цифровые запоминающие устройства

Основные понятия и виды запоминающих устройств. Цифровые запоминаю­щие устройства предназначены для записи, хранения и выдачи информации, пред­ставленной в виде цифрового кода. Основными характеристиками запоминающих устройств являются: их информационная емкость, быстродействие и время хране­ния информации.

Классификацию цифровых запоминающих устройств можно выполнять по ряду признаков.

• функциональному назначению;

• способу хранения информации;

• технологическому исполнению;

• способу обращения к массиву элементов памяти.

В основу технической классификации запоминающих устройств (ЗУ) положе­но их функциональное назначение. По функциональному назначению все виды ЗУ можно разделить на следующие группы:

• оперативные запоминающие устройства (ОЗУ, или RAM) — устройства памяти цифровой информации, объединенные со схемами управления, обес­печивающими режимы записи, хранения и считывания цифровой (двоичной) информации в процессе ее обработки;

Рекомендуемые материалы

• постоянные запоминающие устройства (ПЗУ, или ROM) — матрицы пас­сивных элементов памяти со схемами управления, предназначенные для воспроизведения неизменной информации, заносимой в матрицу при из­готовлении ( в режиме хранения информации энергия не потребляется);

• программируемые постоянные запоминающие устройства (ППЗУ, или PROM) — постоянные запоминающие устройства с возможностью одно­кратного электрического программирования; они отличаются от ПЗУ тем, что позволяют в процессе применения микросхемы однократно изменить состояние запоминающей матрицы электрическим путем по заданной про­грамме;

• репрограммируемые постоянные запоминающие устройства (РПЗУ, или EEPROM) — постоянные запоминающие устройства с возможностью мно­гократного электрического перепрограммирования; они отличаются от ППЗУ тем, что допускают многократную электрическую запись информа­ции, но число циклов записи и стирания ограничено (до 10⁴ циклов);

• репрограммируемые постоянные запоминающие устройства с ультрафиоле­товым стиранием и электрической записью информации (РПЗУ УФ, или EPROM); они отличаются от РПЗУ только способом стирания информации с помощью ультрафиолетового освещения, для чего в корпусе микросхемы имеется специальное окно;

• ассоциативные запоминающие устройства (АЗУ, или САМ) — «безадрес­ные» ЗУ, в которых поиск и выборка информации осуществляется по содер­жанию произвольного количества разрядов хранящихся в АЗУ чисел, не­зависимо от физических координат ячеек памяти. Перечисленный ряд запоминающих устройств не является исчерпывающим. Эта область электроники в настоящее время бурно развивается и появляются новые разновидности ЗУ с иными принципами функционирования. Например, имеются программируемые логические матрицы (ПЛМ), отличающиеся от ППЗУ ограниченным набором входных сигналов. Также имеются РПЗУ, в которых допускается избирательное стирание информации в любом отдельном элементе памяти (EAROM).

По способу хранения информации ЗУ делятся на статические и динамические. Элементы памяти статических ЗУ представляют собой бистабильные ячейки, что определяет потенциальный характер управляющих сигналов и возможность чте­ния информации без ее разрушения.

В динамических ЗУаля хранения информации используются инерционные свой­ства реактивных элементов (например, конденсаторов), что требует периодического восстановления (регенерации) состояния элементов памяти в процессе хранения информации. В большинстве динамических ЗУ регенерация совмещается с обра­щением к элементам памяти. Для обеспечения синхронизации работы динамиче­ских ЗУ используются потенциально-импульсные сигналы управления.

Некоторые типы динамических ЗУ имеют встроенную систему регенерации и синхронизации. По внешним сигналам управления они не отличаются от пол­ностью статических ЗУ и поэтому их часто называют квазистатическими ЗУ.

Статические ЗУ бывают синхронными и асинхронными. Синхронные статические ЗУ имеют статический накопитель (матрицу элементов памяти) и динамические цепи управления, требующие синхронизации, аналогично динами­ческим ЗУ.

По технологии выполнения ЗУ можно разделить на следующие виды:

• полупроводниковые ЗУ на основе биполярных структур, использующие схе-мотехнику ТТЛ, ЭСЛ и др.;

• полупроводниковые ЗУ на основе полевых транзисторов с изолированным затвором: р-МОП, и-МОП и КМОП;

• полупроводниковые ЗУ на основе приборов с зарядовой связью;

• магнитные ЗУ на основе цилиндрических магнитных доменов. Следует отметить, что» независимо от технологии изготовления ЗУ уровни их входных и выходных сигналов обычно приводятся к уровням стандартных серий элементов ТТЛ, ЭСЛ или КМОП. Для использования в РПЗУ разработаны специ­альные структуры:

^« с лавинной инжекцией заряда и плавающим затвором (ЛИПЗ МОП), кото­рые применяются в РПЗУ УФ;

• со структурой металл — нитрид кремния — окисел кремния — полупровод­ник (МНОП), которые используются в РПЗУ с электрическим стиранием, в том числе и с избирательным стиранием.

По способу обращения к массиву памяти все ЗУ делятся на адресные и без­адресные (ассоциативные). Большинство видов ЗУ относятся к адресным ЗУ, в которых обращение к элементам памяти производится по их физическим ко­ординатам, задаваемым внешним двоичным кодом-адресом. Адресные ЗУ бывают следующих типов:

• с произвольным обращением, которые допускают любой порядок следова­ния адресов;

• с последовательным обращением, в которых выборка элементов пямяти воз­можна только в порядке возрастания или убывания адресов (обычно такие ЗУ выполняются на регистрах сдвига).

Ассоциативные ЗУ не имеют входов адресных сигналов: поиск и выборка информации в таких ЗУ осуществляется по ее содержанию и не зависит от физиче­ских координат элементов памяти.

Основные электрические параметры ЗУ. Все параметры ЗУ можно разделить на статические и динамические. Статические параметры ЗУ характеризуют его работу в установившемся режиме. Система статических параметров ЗУ представ­ляет собой совокупность некоторых контрольных точек его вольт-амперных характеристик. Динамические параметры ЗУ определяются происходящими в нем временньши процессами Систему динамических параметров ЗУ составляет совокупность вре­менных переходов входных и выходных сигналов, соответствующих границам правильного функционирования ЗУ

Кроме этого используются также специальные классификационные парамет­ры ЗУ, по которым выполняют их разделение по группам в соответствующих сериях ИМС ЗУ. В качестве классификационных параметров могут использовать­ся также некоторые статические и динамические параметры. В табл. 17.1 приведе­ны основные классификационные параметры ЗУ

Статические параметры ЗУ можно разделить на общие, входные и выходные. В табл. 17.2 приведены некоторые статические параметры ЗУ. К динамическим па­раметрам относятся основные временные характеристики ЗУ, такие как время вы­бора микросхемы tcs, время выбора адреса 1д, время выборки сигнала г^д и некото­рые другие

Статические ОЗУ. Структурная схема статического ОЗУ приведена на рис. 17 1 Основой статического ОЗУ является накопитель или матрица памяти, состоящая из отдельных запоминающих (бистабильных) ячеек. Обычно в качестве этих ячеек используются различного рода триггеры Двоичная информация, запи­санная в такую ячейку, может сохраняться в этой ячейке до тех пор, пока не будет заменена другой или не будет снято напряжение питания

Таблица 17 1 Основные классификационные параметры ЗУ

Таблица 17 2 Статические параметры ЗУ

Рис 17.1. Структурная схема статического ОЗУ

При использовании такого накопителя приходится решать две задачи.

• выбор конкретной ячейки накопителя, в которую будет записана или из которой будет считана информация;

• что нужно сделать — записать или прочитать информацию в ячейке.

Первая задача решается с помощью адресации всех ячеек накопителя. Вторая задача решается переводом ячейки памяти в режим записи или считывания по сигналу на входе схемы управления.

Накопитель или матрица памяти состоит из п строк. В состав каждой строки входят m запоминающих ячеек, образующих w-разрядное слово. Информацион­ная емкость накопителя равна N'=nm, где п — число строк (или слов), т — число столбцов (или разрядов). Соответствующие шины в накопителе управляются от дешифраторов строк (X) и столбцов (У), на входы которых поступают адресные сигналы Ay ..Ац. При записи и считывании осуществляется обращение (выборка) к одной или нескольким запоминающим ячейкам одновременно. Дешифраторы строк и столбцов выполняют выбор требуемых ячеек памяти с помощью адресных сигналов ао -Уп и Ко... К„

Такая матрица запоминающих ячеек (ЗЯ) может работать в двух режимах пословном и двухкоординатном Структура пословной матрицы приведена на рис 17 2 а. Как видно из схемы, адресные шины Хц...Хп электрически связаны с каждой ЗЯ одного слова, в то время как рязрядные шины Yy Уд, имеют связь с ЗЯ одноименного разряда всех слов. При наличии в адресной шине X, сигнала выбора ;-го слова, соответствующего высокому уровню, состояние каждой ячейки в этом слове может быть считано по разрядным шинам Yy Y^,. Если необходимо записать информацию по выбранному адресу Х„ то на разрядные шины Уо Ym подаются соответствующие электрические сигналы, которые подводятся ко всем ЗЯ 1-й. строки (слова).

Рис 17.2 Структура матриц запоминающих ячеек при пословной (а) и двухкоординатнои (б) организации

При работе матрицы ЗЯ в двухкоординатном режиме с помощью шин строк и столбцов выбирается любая ячейка матрицы. В этом случае разрядная шина Р, которая является общей для всех ЗЯ, используется как для записи, так и для счи­тывания информации в адресованных ЗЯ.

Простейшей ЗЯ является схема ^-триггера, построенная на двух многоэмит-терных биполярных транзисторах VT и VT2, изображенная на рис. 17.3 а. Пер­вые эмиттеры обоих транзисторов соединены с адресной шиной Х„ потенциал которой U„ в установившемся состоянии должен быть самым низким. Вторые эмиттеры этих транзисторов присоединены к разрядным шинам Y, и У,. На раз­рядной шине У, установлено опорное напряжение С/оп, а на шину У, подается на­пряжение Up. Режим работы схемы зависит от соотношения между напряжениями ^о,„ V, и U,.

В режиме хранения информации выполняется условие Ua<Uo„=Up. В этом случае схема находится в одном из устойчивых состояний, при котором открытым может быть транзистор VT2 или VT. Ток протекает по первому эмиттеру откры­того транзистора, а вторые эмиттеры обесточены. Например, если в триггер запи­сана логическая 1, то транзистор VT2 открыт, а транзистор VT закрыт. В этом случае за логическую единицу принимается наличие тока в транзисторе VT2.

В режиме считывания с помощью адресного сигнала X, на шине устанавливается напряжение U^Uoa^-Up. Если в триггер записана логическая 1, то ток открытого транзистора VT2 потечет в разрядную шину У,. Наличие тока в разрядной шине соответствует считыванию 1, а его отсутствие соответствует логическому 0.

Условия режима записи зависят от состояния, в которое необходимо устано­вить ЗЯ. Если триггер находился в состоянии 1 (транзистор VT2 открыт, транзи­стор VT — закрыт), то для записи 0 необходимо по разрядной шине У, подать напряжение Up> t/o„, сохраняя условие [/д> Up. При этом триггер перейдет в новое состояние, при котором транзистор VT2 закроется, а транзистор VT откроется. Для записи в ЗЯ логической 1 на шину Y, следует подать напряжения Up<U^ и обеспечить условие {/„> Uy„. Временные диаграммы работы ЗЯ в режимах записи логического нуля или единицы приведены на рис. 17.3 б.

Рис. 17.3. Схема запоминающей ячейки на многоэмиттерных биполярных транзисторах (а) и графики ее работы в режиме записи (б)

Запомнающая ячейка на /?5'-триггере, выполненном на ^-канальных МОП транзисторах, приведена на рис. 17.4 а. Триггер образован транзисторами VT,..., УТ4. Переключение триггера для записи и считывания выполняется тран­зисторами VT5 и VT6. Временные диаграммы работы триггера изображены на рис. 17.46.

В исходном состоянии напряжения на разрядных шинах U], и U°p равны нулю, а на шине слова Х установлено напряжение питания £n. При этом транзисторы VT5 и VT6 закрыты, так как напряжение между затворами и истоками меньше порогового напряжения, и триггер находится в одном из устойчивых состояний, например, транзистор VTb открыт, а транзистор VT закрыт.

Для записи логической 1 в ЗЯ на шину слова подается отрицательный сигнал, изменяющий напряжение в ней до нуля. Одновременно в разрядную шину Y по­дается положительный сигнал, изменяющий напряжение в ней до напряжения пи­тания Uy. При этом транзистор VT5 открывается и положительный сигнал пода­ется на затвор VT3, запирая его. После запирания транзистора VT3 отпирается транзистор VT и на его стоке устанавливается положительное напряжение, что соответствует состоянию логической 1.

Для записи логического нуля в ЗЯ на шине слова устанавливается нулевое напряжение, а напряжение питания подается на разрядную шину Yy. При этом транзистор VT6 открывается и положительное напряжение через него подается на затвор VTI, запирая его, что приводит к отпиранию транзистора VT3.

Для считывания информации, записанной в ЗЯ, нужно подать отрицательный сигнал только на шину слова, изменив в ней напряжение до нуля. При этом оба транзистора VT5 и VT6 открываются и через транзистор, подключенный к триг­геру с положительным напряжением, протекает ток, поступающий в соответству­ющую разрядную шину.

Устройство управления определяет режим работы схемы ОЗУ. По сигналу CS разрешаются или запрещаются операции записи и считывания. Сигнал CS позво­ляет выбрать требуемую микросхему памяти в ЗУ, состоящем из ряда микросхем. Подача сигнала на вход WR/RD при наличии сигнала CS=0 выбора микросхе­мы позволяет выбрать режим записи, если WR/RD = 0, или считывания, если WR/RD=.

Рис. 17.4. Схема запоминающей ячейки на ^-канальных МОП транзисторах (а) и графики ее работы (б) Запомнающая ячейка на /?5'-триггере, выполненном на ^-канальных МОП транзисторах, приведена на рис. 17.4 а. Триггер образован транзисторами VT,..., УТ4. Переключение триггера для записи и считывания выполняется тран­зисторами VT5 и VT6. Временные диаграммы работы триггера изображены на рис. 17.46.

В исходном состоянии напряжения на разрядных шинах U], и U°p равны нулю, а на шине слова Х установлено напряжение питания £n. При этом транзисторы VT5 и VT6 закрыты, так как напряжение между затворами и истоками меньше порогового напряжения, и триггер находится в одном из устойчивых состояний, например, транзистор VTb открыт, а транзистор VT закрыт.

Для записи логической 1 в ЗЯ на шину слова подается отрицательный сигнал, изменяющий напряжение в ней до нуля. Одновременно в разрядную шину Y по­дается положительный сигнал, изменяющий напряжение в ней до напряжения пи­тания Uy. При этом транзистор VT5 открывается и положительный сигнал пода­ется на затвор VT3, запирая его. После запирания транзистора VT3 отпирается транзистор VT и на его стоке устанавливается положительное напряжение, что соответствует состоянию логической 1.

Для записи логического нуля в ЗЯ на шине слова устанавливается нулевое напряжение, а напряжение питания подается на разрядную шину Yy. При этом транзистор VT6 открывается и положительное напряжение через него подается на затвор VTI, запирая его, что приводит к отпиранию транзистора VT3.

Для считывания информации, записанной в ЗЯ, нужно подать отрицательный сигнал только на шину слова, изменив в ней напряжение до нуля. При этом оба транзистора VT5 и VT6 открываются и через транзистор, подключенный к триг­геру с положительным напряжением, протекает ток, поступающий в соответству­ющую разрядную шину.

Устройство управления определяет режим работы схемы ОЗУ. По сигналу CS разрешаются или запрещаются операции записи и считывания. Сигнал CS позво­ляет выбрать требуемую микросхему памяти в ЗУ, состоящем из ряда микросхем. Подача сигнала на вход WR/RD при наличии сигнала CS=0 выбора микросхе­мы позволяет выбрать режим записи, если WR/RD = 0, или считывания, если WR/RD=.

Рис. 17.4. Схема запоминающей ячейки на ^-канальных МОП транзисторах (а) и графики ее работы (б)

Данные, подлежащие записи, поступают на вход DI, а данные, подлежащие чтению, снимаются с выхода DO. Устройства записи и считывания обеспечивают прием и выдачу сигналов информации с уровнями, согласующимися с серийными цифровыми микросхемами

По режиму питания статические ОЗУ можно разделить на группы с активным и активно-пассивным режимами питания. При активном режиме питания накопи­тель и схема управления потребляют практически одинаковую мощность при всех операциях- записи, считывания и хранения информации. При активно-пассивном режиме питания некоторые узлы переходят в режим малого потребления или пол­ностью отключаются, если микросхема находится в режиме хранения информа­ции. В результате при хранении информации потребляемая микросхемой мощ­ность уменьшается. При переходе в режим записи или считывания напряжения и токи питания восстанавливаются до номинальных значений. Использование ак­тивно-пассивного режима питания в несколько раз уменьшает среднюю мощ­ность, потребляемую микросхемой. По этой причине большинство микросхем ОЗУ используют такой режим.

Динамические ОЗУ. Для увеличения информационной емкости широко используются динамические ОЗУ, в кото'рых информация хранится в виде заряда соответствующих емкостей. При токе утечки обратно смещенного ^-«-перехода около 10'° А и емкости хранения 0,1пФ время хранения не превышает 1мс. В связи с этим необходимо восстановление (регенерация)хранимой информации с периодом не более 1 мс. Емкостные ячейки памяти выполняются или на би­полярных, или на МОП транзисторах.

Для динамических ОЗУ характерны некоторые особенности, которые суще­ственно отличают их от статических: динамические ЗЯ не требуют источника питания, для выполнения регенерации заряда необходимы соответствующие бло­ки, малая потребляемая мощность; для управления динамическим ОЗУ необходи­мы последовательности импульсов, которые обычно формируются специальными генераторами.

По способу регенерации микросхемы динамических ОЗУ делятся на адресные и безадресные При адресной регенерации производится перебор регенерируемых ячеек с тем, чтобы за период регенерации восстановить заряды во всех ячейках. При безадресной регенерации заряды восстанавливаются во всех ячейках при по­мощи специальных тактовых импульсов.

Отличительной особенностью микросхем динамических ОЗУ является их ад­ресация. Схемы динамических ОЗУ отличаются от схем статических ОЗУ исполь­зованием последовательной адресации. Вначале на адресный вход подается строб адреса строки RAS, а затем строб адреса столбца CAS. Для этих стробов имеются специальные выводы микросхемы, которые показаны на структурной схеме рис. 17 1. Адресные сигналы поступают в регистры-фиксаторы, а затем на дешиф­раторы адресов.

Устройство типовой ячейки памяти динамического ОЗУ приведено на рис. 17 5 Хранение информации происходит в емкости Сед (затвор — исток) полевого транзистора, а транзистор VTI выполняет роль ключа выборки. Со­хранность информации при выборке и хранении обеспечивается при помощи Данные, подлежащие записи, поступают на вход DI, а данные, подлежащие чтению, снимаются с выхода DO. Устройства записи и считывания обеспечивают прием и выдачу сигналов информации с уровнями, согласующимися с серийными цифровыми микросхемами

По режиму питания статические ОЗУ можно разделить на группы с активным и активно-пассивным режимами питания. При активном режиме питания накопи­тель и схема управления потребляют практически одинаковую мощность при всех операциях- записи, считывания и хранения информации. При активно-пассивном режиме питания некоторые узлы переходят в режим малого потребления или пол­ностью отключаются, если микросхема находится в режиме хранения информа­ции. В результате при хранении информации потребляемая микросхемой мощ­ность уменьшается. При переходе в режим записи или считывания напряжения и токи питания восстанавливаются до номинальных значений. Использование ак­тивно-пассивного режима питания в несколько раз уменьшает среднюю мощ­ность, потребляемую микросхемой. По этой причине большинство микросхем ОЗУ используют такой режим.

Динамические ОЗУ. Для увеличения информационной емкости широко используются динамические ОЗУ, в кото'рых информация хранится в виде заряда соответствующих емкостей. При токе утечки обратно смещенного ^-«-перехода около 10'° А и емкости хранения 0,1пФ время хранения не превышает 1мс. В связи с этим необходимо восстановление (регенерация)хранимой информации с периодом не более 1 мс. Емкостные ячейки памяти выполняются или на би­полярных, или на МОП транзисторах.

Для динамических ОЗУ характерны некоторые особенности, которые суще­ственно отличают их от статических: динамические ЗЯ не требуют источника питания, для выполнения регенерации заряда необходимы соответствующие бло­ки, малая потребляемая мощность; для управления динамическим ОЗУ необходи­мы последовательности импульсов, которые обычно формируются специальными генераторами.

По способу регенерации микросхемы динамических ОЗУ делятся на адресные и безадресные При адресной регенерации производится перебор регенерируемых ячеек с тем, чтобы за период регенерации восстановить заряды во всех ячейках. При безадресной регенерации заряды восстанавливаются во всех ячейках при по­мощи специальных тактовых импульсов.

Отличительной особенностью микросхем динамических ОЗУ является их ад­ресация. Схемы динамических ОЗУ отличаются от схем статических ОЗУ исполь­зованием последовательной адресации. Вначале на адресный вход подается строб адреса строки RAS, а затем строб адреса столбца CAS. Для этих стробов имеются специальные выводы микросхемы, которые показаны на структурной схеме рис. 17 1. Адресные сигналы поступают в регистры-фиксаторы, а затем на дешиф­раторы адресов.

Устройство типовой ячейки памяти динамического ОЗУ приведено на рис. 17 5 Хранение информации происходит в емкости Сед (затвор — исток) полевого транзистора, а транзистор VTI выполняет роль ключа выборки. Со­хранность информации при выборке и хранении обеспечивается при помощи

усилителя-регенератора. Режим хра­нения обеспечивается периодиче­ской регенерацией заряда емкости Cos с частотой около сотни герц. В процессе регенерации уменьшение заряда на емкости Cgs компенсиру­ется усилителем регенератором.

Рис. 17.5. Запоминающая ячейка динамического ОЗУ

Динамические ОЗУ имеют ма­лую   потребляемую   мощность (50... 500 мВт) при увеличении ин­формационной емкости по сравне­нию со статическим ОЗУ почти на порядок. Это объясняется тем, что для хранения информации почти не потребляется энергия, и все структу-

t                        -----    -——-д---———,    ——   __»»    ~-^J^»»J-

ры работают в импульсном (ключевом) режиме.

Постоянные запоминающие устройства. Микросхемы ПЗУ можно разделить на две группы: однократно программируемые и перепрограммируемые. В первом типе ПЗУ информация после записи меняться не может, и микросхема работает только в режиме считывания. Структурная схема ПЗУ приведена на рис. 17.6. От схемы ОЗУ, приведенной на рис. 17.1, эта схема отличается отсутствием устрой­ства записи и линий, которые его обслуживают. Кроме того, изменяется выполне­ние накопителя (матрицы памяти). В настоящее время находят применение два типа накопителей ПЗУ: масочньге и программируемые.

Рис. 17.6 Структурная схема постоянного запоминающего устройства

В масочных ПЗУ (МПЗУ) накопитель программируется на стадии изготовле­ния, когда информация, записываемая в него, определяется построением одного из слоев схемы при помощи специального фотошаблона.

В программируемых ПЗУ (ППЗУ) накопитель выполняют на базе ЗЯ с плав­кими перемычками; их упрощенная схема приведена на рис. 17.7. При програм­мировании эти плавкие перемычки пережигают с помощью специального про­граммирующего устройства. Сами плавкие перемычки изготовляют из нихрома или других тугоплавких материалов и защищают специальным диэлектриком, обеспечивающим надежность в условиях повышенной влажности. Процесс записи информации в схему представляет собой избирательное разрушение плавких пере­мычек током, обеспечиваемым устройством-программирования. На рис. 17.7 плав­кие перемычки ПП показаны в виде предохранителей, включенных в эмиттеры многоэмиттерных транзисторов VTy...VTn. Программируемые элементы включе­ны между эмиттерами транзисторов матриц и разрядными шинами. Наличие перемычки соответствует логическому 0 на выходе усилителя считывания, а отсут­ствие перемычки — логической единице. Пережигание перемычек в режиме про­граммирования выполняется серией импульсов по специальной программе.

Для повышения надежности работы ПЗУ методика программирования преду­сматривает подачу серии 40... 100 импульсов после фиксации момента пережигания перемычки, а также обязательную термотренировку запрограммированного ПЗУ при определенной температуре (около 100°С) в заданном электрическом режиме.

Репрограммируемые ПЗУ (РПЗУ). Репрограммируемые ПЗУ делятся на две группы: 1) с электрическим программированием и ультрафиолетовым стиранием EPROM; 2) с электрическим программированием и электрическим стиранием EEPROM. К последней группе также относятся РПЗУ с избирательным стиранием EAROM.

Запоминающие ячейки РПЗУ строятся на п-МОП или КМОП транзисторах. Для построения ЗЯ используются различные физические явления хранения заряда на границе между двумя различными диэлек­трическими средами или проводящей и диэлектрической средой.

В первом случае диэлектрик под зат­вором МОП транзистора делают из двух слоев: из нитрида кремния и двуокиси кремния. Такая структура называется МНОП: металл — нитрид кремния —оки­сел — полупроводник. В такой структуре при высоком напряжении на затворе (око­ло 30 В) происходит туннельное перемеще­ние носителей заряда через слой двуокиси кремния, который делается очень тонким (до 10 нм), к границе двух диэлектриков, вблизи которой имеется много ловушек

Рис. 17 7. Схема ячейки ПЗУ с плавкими перемычками

Рис. 17 8 Структурная схема ПЗУ с электрическим программированием

для носителей заряда. В результате внутри МОП структуры образуется некоторый заряженный слой, который приводит к изменению порогового напряжения МОП транзистора. При постоянном напряжении на затворе в режиме считывания ин­формации это приводит к изменению тока считывания.

Во втором случае затвор МОП транзистора делают плавающим, т е. не свя­занным с другими элементами схемы Такой затвор заряжается током лавинной инжекции при подаче на сток транзистора высокого напряжения (также около ЗОВ). В результате плавающий затвор начинает влиять на ток стока, что и ис­пользуется при считывании информации. Такие РПЗУ обычно называют выпол­ненными по структуре ЛИПЗ (лавинно-инжекционные с плавающим затвором).

Поскольку затвор транзистора со всех сторон окружен изолирующим слоем, ток утечки очень мал и хранение информации достаточно длительное (десятки лет). Для стирания информации в таких приборах пользуются облучением крис­талла через специальное прозрачное окно в корпусе микросхемы ультрафиолето­вым светом. Облучение ультрафиолетовыми лучами приводит к резкому увеличе­нию тока утечки, что способствует рассасыванию носителей заряда. Такие микросхемы получили название РПЗУ УФ или EPROM

"3 Основы синтеза цифровых устройств" - тут тоже много полезного для Вас.

Другой способ перезаписи информации используется в РПЗУ с электрическим программированием. Он основан на размещении над плавающим затвором вто­рого — управляющего — затвора. Подача напряжения на управляющий затвор приводит к рассасыванию заряда за счет туннельного эффекта. Эти РПЗУ называ­ются EEPROM и имеют несомненные преимущества перед РПЗУ УФ, так как

Рис. 17.9. Условные схематичные изображения статического ОЗУ (а), динамического ОЗУ (б) и ПЗУ (в)

не требуют при перепрограммировании специальных источников ультрафиолето­вого света. Структурная схема такого РПЗУ с шинным управлением приведена на рис. 17.8.

Интегральные микросхемы ЗУ. Промышленность выпускает большое коли­чество различных микросхем ЗУ, отличающихся информационной емкостью, организацией, технологией изготовления. Условное схематичное изображение микросхемы статического ОЗУ приведено на рис. 17.9 а. Функциональное назна­чение ИМС указывается обозначением RAM.

Отдельные типы микросхем ОЗУ могут иметь выходные каскады с тремя состояниями или с открытым коллектором. Для обозначения выхода с тремя со-стояниями используется знак ^. Микросхемы, имеющие выход с открытым кол­лектором, обозначаются индексом <С>, а с открытым эмиттером — знаком <^. Применение микросхем с тремя состояниями выхода или с открытым коллекто­ром (открытым эмиттером) позволяет создавать модули ЗУ с различными пара­метрами.

Условные схематичные изображения динамического ОЗУ и ПЗУ приведены на рис. 17.9 б и в. Раздел 4 ЛИНЕЙНЫЕ ЭЛЕКТРОННЫЕ УСТРОЙСТВА