Реализация цифровых фрагментов

· Курс «Информационные технологии

· в проектировании ЭВС»

· Лекция №11

· «Технологии проектирования ИСПС»

11.1. Реализация цифровых фрагментов в форме полузаказных кристаллов

Помимо перевода продукции на реализацию в форме ПЛИС существуют и другие варианты техно­логического воплощения аппаратных фрагментов с цифровым представле­нием информации в форме конечного продукта. Выбор каждого варианта на начальном этапе проектирования является скорее вопросом экономическим и стратегическим и лишь после этого переходит в плоскость технической реализации. Как уже отмечалось выше, при достаточной тиражности проек­тируемой продукции целесообразной оказывается ориентация на технологию класса ASIC с реализацией по одной из возможных технологий изго­товления полузаказной БИС. Выбор способа реализации зависит не только от сроков изготовления, тиражности, объема начальных затрат, но и от функционального состава проекта.

Общий объем продукции, выполненной по технологии стандартных ячеек (СЯ), за последние годы резко увеличился и составляет значительный и по­стоянно увеличивающийся сектор конечной электронной продукции. Общее увеличение доли продукции на базе СЯ связано с улучшением технологии проектирования и изготовления устройств этого класса. Уменьшаются сроки разработки, уменьшается риск выпуска неработоспособной продукции, уп­рощается взаимодействие с изготовителем ИС. Существенным аргументом в пользу реализации на том или ином виде полузаказной БИС являются луч­шие окончательные характеристики конечной БИС. В табл. 2.1 приведены сравнительные данные для различных способов реализации межсоединений. В качестве базового варианта сравнения принят вариант полностью заказ­ного кристалла.

Рекомендуемые материалы

Если разработчик ориентируется на реализацию проекта в виде полузаказ­ной БИС, то, независимо от способа ее изготовления, в процессе разработ­ки требуется выполнение согласованных и/или совмещенных работ заказчи­ка (или проектировщика) и фирмы-изготовителя ИС. Формы взаимодейст­вия и используемое оборудование зависят от многих факторов, в том числе от фирмы-изготовителя и от формы заказа. Далее рассмотрим проектные процедуры для некоторых типичных примеров, отличающихся технологией изготовления конечного продукта.

Фирма American Microsystems, Inc. (AMI) обеспечивает производственный выпуск семейства БИС типа AMI3HS с проектными нормами 0,35 мкм, от­носящихся к классу ASIC и с технологией изготовления по методу стан­дартных ячеек (Standard Cell).

Архитектура БИС, предлагаемая фирмой AMI, строится на основе следую­щих основных фрагментов: индивидуальных функциональных ячеек, мега-ячеек (megacells), информационных функциональных блоков (datapath func­tions) и блоков памяти, которые с целью уменьшения размеров и повышения быстродействия являются оптимизированными и предварительно скомпи­лированными. Фирма специализируется на проектировании дополнитель­ных схем заказчика, связанных с выполнением логических и даже простых аналоговых функций. Библиотека мегаячеек фирмы весьма обширна, чрез­вычайно гибка и включает: процессорные ядра от 8 до 32 разрядов, набор периферийных элементов от таймеров до дисковых контроллеров, информа­ционные фрагменты от сдвигающих регистров и сумматоров до умножите­лей, различные виды буферных блоков FIFO.

Рассмотрим типовую процедуру проектирования БИС этого типа. БИС по­зволяют реализовать проекты заказчика, содержащие до 4 млн. вентилей в кристалле плюс емкость встраиваемой памяти. Основные этапы проектной процедуры, принятой фирмой, приведены на рис. 2.9.

Вам также может быть полезна лекция "76. Действие ионизирующего излучения".

Из рисунка видно, что проектирование выполняется в тесном взаимодейст­вии заказчика и изготовителя. Работы требуют стыковки САПР, используе­мых заказчиком и изготовителем. Фирма AMI имеет собственную САПР под названием ACCESS Design Tools, которая интегрирует программные средст­ва для верификации цифровых ASIC-проектов, для конвертации FPGA- или ASIC-проектов в ASIC-проекты или для корректировок и конвертации ASIC-проектов в другие формы. Пакет и методология его использования обеспечивают значительное сокращение времени проектных работ, умень­шают величину однократных (начальных) денежных вложений заказчика в проект (в английской терминологии NRE, Non Recurrent Expends), увеличи­вают вероятность успешности выпуска уже первых образцов кристалла. Па­кет поддерживает методологию компактного проектирования, хорошо согла­сованного с производственным процессом фирмы, а сама фирма предлагает помощь разработчикам на любых этапах проектирования.

Для ускорения и упрощения импортирования описаний из САПР различ­ных фирм, AMI ориентируется на языки Verilog и VHDL. Стандартизация описаний предопределяет простоту переводов проектов в различные техно­логические реализации, включая перевод в MPGA, другие классы ASIC и т. д.

Заказчик ИС для выполнения своей части работ может использовать САПР фирм Cadence, Mentor Graphics, Synopsys, Viewlogic, Veribest и некоторых других. Проектирование начинается с передачи изготовителем ИС заказчику проектного набора, содержащего библиотеку ячеек, их символьного изобра­жения, моделей для симуляции, а также программного обеспечения для проектной верификации, вычисления временных соотношений и генерации списка соединений. Временное моделирование до разводки опирается на среднестатистические фирменные данные о значениях емкостей и сопротив­лений межсоединений. После детальной разводки, выполняемой фирмой-изготовителем, таблицы емкостей и сопротивлений действительных соеди­нений передаются разработчику и используются им для определения ожи­даемых фактических временных параметров прибора. Одновременно с ра­ботой над собственно проектом, заказчик и изготовитель подготавливаю тестовые процедуры для проверки доводочных модификаций и готовых из­делий. К доводочным испытаниям прибегают после вставок элементов гра­ничного сканирования JTAG/SCAN, выполнения оптимизации размещении In-Place Optimization (IPO), а также после выполнения процедуры баланси­ровки времен синхронизации (ВСТ) отдельных фрагментов. Только после получения удовлетворительных результатов моделирования, произведенных заказчиком, фирма-изготовитель приступает к выпуску масок и подложек. Тестовые программы разрабатываются заказчиком и изготовителем совмест­но на базе САПР и тестируются на прототипах перед их окончательно сдачей.

Существенными факторами, которые предопределяют ориентацию разра­ботчика на продукцию той или иной фирмы, являются логическая мощ­ность кристаллов, тактовая частота или задержка на вентиль, а также пре­доставляемый фирмой-изготовителем набор библиотечных элементов, срок» изготовления, стоимость при различных объемах партии, потребляемая мощность, возможность управления различными режимами потребления и т. д.

Приведенная выше процедура проектирования остается справедливой и при реализации в форме матричных кристаллов. Фирма AMI, кроме технологии стандартных ячеек, поддерживает выпуск кристаллов класса МРСА. Произ­водимые фирмой БМК-кристаллы семейства AMI5HG с проектными нор­мами 0,5 мкм (от 4,6 до 1320 тыс. вентилей в кристалле) выполняются по бесканальной технологии типа "море вентилей", разрабатываются на той же САПР ACCESS Design Tools и по такой же технологической схеме. Некото­рые отличия наблюдаются только в составе библиотек.

Другой фирмой, выпускающей БИС класса ASIC с технологией изготовле­ния по методу базовых матричных кристаллов МРСА, является фирма LS Logic Corporation. Фирма является ведущей в мире по числу вентилей в кри­сталле (до 33 млн. вентилей).