К. Хамахер, З. Вранешич, С. Заки - Организация ЭВМ - 5-е издание (2003), страница 2
Описание файла
PDF-файл из архива "К. Хамахер, З. Вранешич, С. Заки - Организация ЭВМ - 5-е издание (2003)", который расположен в категории "". Всё это находится в предмете "операционные системы" из 3 семестр, которые можно найти в файловом архиве МГУ им. Ломоносова. Не смотря на прямую связь этого архива с МГУ им. Ломоносова, его также можно найти и в других разделах. .
Просмотр PDF-файла онлайн
Текст 2 страницы из PDF
Разрешение конфликтов на шине 4.5. Шины 188 192 195 196 196 197 198 198 198 199 199 200 201 202 207 207 207 208 209 10 Содержание ..269 ..... 273 ..276 ..277 ..278 ..287 ..289 ..291 ..298 ..304 ..316 ..317 ...325 ..351 ..355 .....356 .....„...„.....,..366 ..364 ..364 ...............367 промахах ..369 ..371 373 .374 .378 .379 .379 .389 4.5.1. Синхронная шина.. 4.5.2. Асинхронные шины ................... 4.5.3. Заключительные замечания. 4.6.
Интерфейсные схемы . 4.6.1. Параллельный порт......... 4.6.2. Последовательный порт. 4.7. Стандартные интерфейсы ввода-вывода 4.7.1. Шина РС1 4.7.2. Шина 8С81 4.7.3. Шина 08В. 4.8. Резюме .. Упражнения ............., Глава 5. Система памяти 5.1. Базовые концепции. 5.2. Полупроводниковая ЯАМ-память, 5.2.1. Организация микросхем памяти.
5.2.2. Статическая память .......................................... 5.2.3. Асинхронная динамическая память 5.2.4. Синхронная ОЯАМ .. 5.2.5. Структура памяти большого объема ................... 5.2.6. Замечания относительно системы памяти ......,... 5.2.7. Память Яап1Ьцв.... 5.3. Память, доступная только для чтения 5.3.1. ЯОМ 5.3.2. РВОМ 5.3.3. ЕРЯОМ . 5.3.4. ЕЕРЯОМ ... 5.3.5. Флэш-память.. 5.4.
Быстродействие, объем и стоимость. 5.5. Кзш-память .. 5.5.1. Функция отображения .. 5.5.2. Алгоритмы замещения . 5.5.3. Примеры технологий отображения.. 5.5.4. Организация каша в коммерческих процессорах 5.6. Производительность .. 5.6.1. Чередование операций 5.6.2. Частота попаданий и накладные расходы при 5.6.3. Кэши на микросхеме процессора.. 5.6.4.
Другие способы увеличения быстродействия ..... 5.7. Виртуальная память . 5.7.1. Преобразование адресов. 5.8. Требования к управлению памятью... 5.9. Внешние запоминающие устройства . 5.9.1. Жесткие магнитные диски 5.9.2. Оптические диски. 325 ..328 ..329 331 ..333 ..335 .....339 .....341 ..342 ..344 ..344 ..344 ..345 ..346 ,.346 ..347 ..349 Содержание 395 397 ..398 запятой ....437 ..438 ..4 $0 ...451 .452 .454 операции ..............457 ..457 ..460 ..461 ..462 ..463 ..465 ..468 .469 .472 .....475 .478 .....480 .....485 .....485 ....486 ....486 5.9.3. Накопители на магнитных лентах 5.10.
Резюме...... Упражнения . Глава 6. Арифметика. 6.1. Сложение и вычитание чисел со знаком 6.1.1. Логический блок сложения/вычитания ............................ 6.2. Архитектура быстродействующих сумматоров.......................... 6.2.1. Сложение с параллельным переносом ...,............,.......... 6.3. Умножение положительных чисел .. 6.4. Умножение чисел со знаком 6.4.1. Алгоритм Буга .. 6,5.
Быстрое умножение. 6,5.1. Перекодировка пар разрядов множителя........................ 6.5.2. Сложение с сохранением переноса ..............................,. 6.6. Целочисленное деление... 6.7. Обработка чисел с плавающей запятой. 6.7.1. Стандарт 1ЕЕЕ для чисел с плавающей запятой .............. 6.7.2. Арифметические операции над числами с плавающей 6.7.3. Разряды защиты и усечение. 6.7.4. Операции с плавающей запятой 6.8. Резюме.
Упражнения .. Глава 7. Процессор .. 7.1. Базовые концепции.. 7.1.1. Пересылка данных между регистрами............. 7.1.2. Выполнение арифметической или логической 7.1.3. Выборка слова из памяти. 7.1.4. Сохранение слова в памяти.. 7.2. Выполнение всей команды...... 7.2.1. Команды перехода .
7.3. Многошинная архитектура . 7.4. Аппаратное управление . 7.4.1. Структура процессора.. 7.5. Микропрограммное управление. 7.5.1. Микрокоманды . 7.5.2. Управление выполнением микропрограмм ........ 7.5.3. Адресация с сильным ветвлением. 7.5.4. Микрокоманды с полем следующего ащэеса...... 7.5.5. Упреждающая выборка микрокоманд.................
7,5.6. Эмуляция .. 7,6, Резюме .. Упражнения........... ..405 .....406 ...,... 408 .......409 .......409 ..414 ..418 ..419 ..422 .......422 .......424 ..428 ..432 .......433 12 Содержание Глава В. Конвейерная обработка команд......................... 8.1. Базовые концепции. 8.1.1. Роль кэш-памяти . 8.1.2. Производительность конвейерной обработки команд.....
8.2. Конфликты по данным. 8.2.1. Продвижение операндов.. 8.2.2. Программная обработка конфликтов по данным............. 8.2.3. Побочные аффекты . 8.3. Конфликты по управлению ..................................................... 8.3.1. Безусловный переход..
8.3.2. Условные переходы и предсказание переходов.............. 8.4. Конвейерная обработка и система команд 8.4.1. Режимы адресации.. 8.4.2. Коды условий 8.5. Тракты данных и управление. 8.6. Суперскалярная обработка команд.. 8.6.1. Внеочередное завершение команд .. 8.6.2. Завершение выполнения.. 8.6.3. Операция диспетчеризации .
8.7. Процессор 011гаЗРАПС 8 . 8.?.1. Архитектура ЗРАВС .. 8.?.г. Ц11гаЗРАНС 8.. 8.7.3. Структура конвейера .. 8.8. Производительность ...................................................„„„,, „, 8.8.1. Конфликты по управлению . 8.8.2. Количество ступеней конвейера.. 8.9. Резюме . Упражнения.. Глава 9. Встроенные системы . 9.1. Примеры встроенных систем.
9.1.1. Микроволновая печь............................................... 9.1.2. Цифровой фотоаппарат.. 9.1.3. Домашняя телеметрия.. 9.2. Процессорные микросхемы для встроенных систем........ 9.3. Простой микроконтроллер 9.3.1. Параллельные порты ввода-вывода 9.3.2. Последовательный интерфейс . 9.3.3. Счетчик/таймер. 9.3.4. Механизм управления прерываниями .................... 9.4. Программирование... 9.4.1. Использование опроса. 9.4.2. Использование прерываний.
9.5. Временные ограничения устройств ввода-вывода........... 9.5.1. Программа на языке С для пересылки символов с использованием циклического буфера ............... ....493 ..493 ..497 .......497 501 502 ....... 504 50 5 506 506 .......5 1 0 5 1 6 5 1 6 519 520 522 524 525 526 527 , 528 534 535 ......544 545 547 547 548 .551 552 ...... 552 554 556 .......556 558 559 ....... 56 1 563 .......565 .....,.566 566 .......569 .......573 ....573 Содержание .....574 576 9.6.1.
Программа для таимера реакции на языке С ..............................578 9.6.2. Программа для таймера реакции на языке ассемблера...............579 32 ............,629 ..632 ..632 9.5.2. Программа на языке ассемблера для пересылки символов с использованием циклического буфера ......... 9.6.
Таймер реакции 9.7. Семейства встраиваемых процессоров .. 9.7.1. Микроконтроллеры на основе процессоров 1п1е! 8051...... 9.7.2. Микроконтроллеры компании Мо1ого!а ....................... 9.7.3. Микроконтроллеры АЯМ.. 9.8. Особенности разработки микроконтроллеров .......................,. 9.9. Система на одной микросхеме . 9.9.1. Контроллеры на основе микросхем РРОА.................... 9.10. Резюме..
Упражнения.. Глава 10. Периферийные устройства. 10.1. Устройства ввода 10.1.1. Клавиатура 10.1.2. Мышь 10.1.3. Трекбол, джойстик и сенсорная панель............... 10.1.4. Сканеры. 10.2. Устройства вывода 10.2.1. Дисплеи. 10.2.2. Плоскопанельные дисплеи . 10.2.3. Принтеры. 10.2.4. Графические акселераторы.. 10.3. Последовательные коммуникационные соединения ....... 10.3.1. Асинхронная передача.. 10.3.2. Синхронная передача. 10.3.3. Стандартные коммуникационные интерфейсы .... 10.4. Резюме.............................................." "-" Упражнения .
Глава 11. Семейства процессоров 11.1. Семейство процессоров АЯМ .. 11.1.1. Система команд ТвигпЬ.. 11.1.2. Ядра процессоров . 11.2. Семейство процессоров Мо1ого1а ВВОХО и СоЫР1ге ................. 11.2.1. Процессор 68020. 11.2.2. Процессоры 68030 и 68040., 11.2.3. Процессор 68060 . 11.2.4. Семейство процессоров Со!юнге. 11,3. Семейство процессоров 1п1е! 1А-32 11.3.1. Сегментация памяти для семейства процессоров 1А- 11.3.2. 16-разрядный режим . 11.3.3. Процессоры 80386 и 80486..
582 .....582 .....583 584 .....584 587 .....588 591 591 .595 596 596 596 ...... 597 599 ..600 ..600 ..601 ..602 ..603 ......606 ....609 ..611 ......614 .....617 ..618 ..620 ..621 ..622 ..623 .......625 ......625 ..627 ..628 ......628 ..629 14 Содержание Глава 12. Большие компьютерные системы..............................659 12.1. Виды параллельной обработки,.
..660 12.1.1. КлассиФикация систем параллельной обработки .......................661 12.2. Матричная обработка данных .. ..662 12.3. Архитектура мультипроцессорных систем общего назначения...........,...664 12.4. Коммуникационные сети..............................................,ббб 12.4.1. Общая шина ..667 12.4.2. Сети с координатной коммутацией .............................................668 12.4.3. Многоступенчатые сети.. ..669 12.4.4. Сети с топологией гиперкуба . ..671 12.4.5. Сети с ячеистой топологией .,672 12.4.6. Сети с древовидной топологией.