Создание симв и схем -Аct_hdl _пол (Методички для ACTIVE-HDL)
Описание файла
Файл "Создание симв и схем -Аct_hdl _пол" внутри архива находится в следующих папках: МЕТОДИЧКИ_для_ACTIVE-HDL, Дополнительные материалы. Документ из архива "Методички для ACTIVE-HDL", который расположен в категории "". Всё это находится в предмете "схемотехника" из 2 семестр, которые можно найти в файловом архиве НИУ «МЭИ» . Не смотря на прямую связь этого архива с НИУ «МЭИ» , его также можно найти и в других разделах. .
Онлайн просмотр документа "Создание симв и схем -Аct_hdl _пол"
Текст из документа "Создание симв и схем -Аct_hdl _пол"
КАК СОЗДАТЬ БИБЛИОТЕКУ СИМВОЛОВ из библиотеки VHDL файлов
В СИСТЕМЕ ACTIVE-HDL
1.Создайте проект
Его рабочий каталог WORKSPACE- например с названием ACT_HDL_TEST
Включите в него существующие файлы файлы FILE-> ADD FILES
В примере включен файл KP15xx.vhd . на экране появится его текст
2
2.В TOOLS выберите CODE2GRAPHICS convertion
3
3.появится окошко с вариантами – выберите например создание изображений и добавление их текущий проект( GENERATE Diagram FILES and ADD them to to current des)
поя
Нажмите next. Появится окно с выбором действий
В браузере укажите файлы , из которых надо делать символы и куда символы добавить
4 добавьте файлы с текстом и укажите куда посылать полученные из них символы
5 Нажмите FINISH . пойдет процесс преобразования- с определенной задержкой.
6 Справа появится список сгенерированных символов. Тип их файлов BDE
Выберите один из них и появится на экране его изображение
В примере неверно рисуется символ JK триггера с двумя выходами
Выход Q повис в воздухе.
Повидимому что то неверно в его описании с точки зрения генератора символов
В нашем примере это не страшно т к этот элемент отдельно не используется
На экране видны параметры задержек элемента ,которые можно подправить,
Фрагмент процесса его описания, входы и выходы
7
8. Создав библиотеку символов, начинаем пользоваться библиотекой. создаем БОЛОК-ДИАГРАММНЫЙ-графический проект
File – new- block diagram( см рис. Ниже)
9. появляется окно указания включения нового исходного файла в проект
10 указываю имя файла и имя обьекта проекта
11
Указываю входные и выходные порты
12. для инвертора это вход Х и выход У
13 в примере Х вход, У выход
13 появляется поле рисунка .Их метки включаю в рисунок
14
Хотел вставить инвертор LN1 но что то не получилос нажав на символы получил список символов справа на экране
Там выбрал LL1
15
16
17 после соединения справа выбрал файл своей схемы и щелкнул на неи
Появился файл похожий на заготовку тестбенча
18 поправил его под тестбенч и сохранил его под именем соим в каталоге исходников src
19
20 выбрал справа в окне файл теста и скомпилировал его design- compile
Почвились ошибки
21
22
Поправил тест и снова скомпилировал
23
24 как прошло без ошибок
Перешел в режим моделирования
Выбрал инициализацию модели
Появилось окно просмотрщика временных диаграмм перенес сигналы в окно просмотрщика
И запустил модель на ограниченное время
Проверил диаграмму
25
26
27
28
29
30
31
Второй способ получения символов из кода- с использованием ip core
Tools- iPcore generator
Базовые элементы
В поле тип- имя ЛА3
В поле входы колич вх
В поле инверсный выход 1
Нажав на ЛА3.bds можно увидеть изоб символа
3
