ЦУиМП Лек2 5курс (Архив, содержащий лекции), страница 6

Микропроцессорные системы Лекции 2001 г.

Взаимодействие с памятью и устройствами ввода/вывода на различных скоростях сопровождается сигналом READY. При связи с медленными устройствами, TMS320C2x ждет, пока устройство не завершит свою работу и просигнализирует процессору об этом через линию READY, после чего процессор продолжит работу.

Центральное арифметико-логическое устройство

Центральное арифметическо-логическое устройство (CALU) содержит 16-разрядный масштабирующий регистр сдвига, 16 х 16 параллельный умножитель, 32-разрядное арифметическо-логическое устройство (ALU), 32-разрядный аккумулятор и несколько дополнительных сдвиговых регистров, расположенных как на выходе из умножителя, так и на выходе из аккумулятора.

Любая операция ALU выполняется в следующей последовательности:

1. данные захватываются из RAM на шину данных,

1. данные проходят через масштабирующий сдвиговый регистр и через ALU, в котором
   выполняются арифметические операции,

1. результат передается в аккумулятор.

Один вход в ALU всегда соединен с выходом аккумулятора, а второй может получать информацию либо из регистра произведения (PR) умножителя, либо загружаться из памяти через масштабирующий сдвиговый регистр.

Конвейерные операции

Конвейер команд состоит из последовательности операций обращения ко внешней шине, которые возникают в течении выполнения команд. Конвейер "предвыборка-декодирование-выполнение" обычно незаметен для пользователя, за исключением некоторых случаев, когда конвейер должен быть прерван (например, при ветвлении). Во время работы конвейера предвыборка, декодирование и выполнение команд независимы друг от друга. Это позволяет командам перекрываться. Так в течении одного цикла две или три команды могут быть активны, каждая на разных этапах работы. Поэтому получается двухуровневый конвейер для TMS32020 и трехуровневый для TMS320C25.

Количество уровней конвейера не всегда влияет на скорость выполнения команд. Большинство команд выполняется за одно и то же количество циклов вне зависимости от того, из какой памяти выбираются команды: внешней, внутренней RAM или внутренней ROM.

Добавочные аппаратные средства, имеющиеся на процессоре TMS320C25, позволяют расширить количество уровней конвейера до трех, что повышает производительность процессора. К этим средствам относятся счетчик предзахватов (PFC), 16-разрядный стек микровызовов (MCS), регистр команд (IR), и регистр очереди команд (QIR).

При трехуровневом конвейере PFC содержит адрес следующей команды, которая должна быть предзахвачена. Как только предзахват осуществлен, команда загружается в IR. Если же IR хранит команду, которая еще не выполнена, то предзахваченная команда помещается в QIR. После этого PFC увеличивается на 1. Как только текущая команда будет выполнена, команда из QIR будет перегружена в IR, для дальнейшего исполнения.

Счетчик команд (PC) содержит адрес команды, которая должна быть выполнена следующей, и не используется для операций захвата.

Но обычно PC используется в качестве указателя на текущую позицию в программе. Содержимое PC увеличивается после каждой выполненной команды. Когда возникает прерывание или вызов подпрограммы, содержимое PC помещается в стек, чтобы в дальнейшем можно было выполнить возврат в нужное место программы.

Циклы предзахвата, декодирования и выполнения конвейера независимы друг от друга, это позволяет перекрываться исполняемым командам во времени. В течении любого

страница 86

Микропроцессорные системы Лекции 2001 г.

цикла три команды могут быть одновременно активны, каждая на разных стадиях завершения.

страница 87

2

Использование методов ЦОС позволяет добиться качественного улучшения характеристик реализуемой аппаратуры. Поэтому внедрение методов цифровой обработки сигналов является насущной необходимостью во многих областях техники таких, как связь, обработка речи и изображений, распознавание образов, измерительная техника, радиолокация и многих других.

Программная реализация алгоритмов ЦОС с помощью СМП дает дополнительные преимущества по сравнению с их жесткой реализацией на ИМС различной степени интеграции. В первую очередь к ним относится возможность существенного снижения массогабаритных показателей аппаратуры. Другое важное преимущество заключается в многофункциональности данного метода реализации: изменение программы приводит и к полному изменению алгоритма обработки. Кроме того, существенно упрощаются этапы разработки и отладки аппаратуры. Выгодно использовать СМП и с экономической точки

рисунок1.1 Стандартная схема

применения СМП TMS32010

зрения, поскольку происходит значительное снижение цены как разработки, так и изготовления аппаратуры. Из всего вышесказанного следует вывод, что СМП являются перспективной элементной базой для многих областей техники. Стандартная схема применения СМП показана на рис. 1.1. Аналоговый сигнал X(t) преобразуется в цифровую форму в аналого-цифровом преобразователе (АЦП) и в виде последовательности многоразрядных двоичных слов X(kT) поступает в СМП. СМП производит преобразование входной последовательности в соответствии с определенным алгоритмом ЦОС. Выходная последовательность двоичных слов Y(kT) поступает в цифроаналоговый преобразователь (ЦАП), где формируется выходной аналоговый сигнал Y(t). Следует отметить, что данная схема условна, поскольку у СМП в зависимости от особенностей аппаратуры может быть либо цифровой вход, либо цифровой выход, либо и цифровой вход и цифровой выход. Но независимо от этого основное назначение СМП заключается в выполнении в реальном масштабе времени алгоритмов ЦОС.

Для того, чтобы показать особенности ЦОС, рассмотрим наиболее часто используемый на практике алгоритм нерекурсивной фильтрации сигнала. Структура устройства, реализующего данный алгоритм, показана на рис. 1.2. Обработка, заключающаяся в формировании выходного отсчета сигнала Y(kT), проводится в течение тактового интервала Т, через который на вход устройства поступают отсчеты входного сигнала X(kT). Целочисленный аргумент k является номером входного и выходного отсчетов.

Рисунок 12 Структурная схема, цифрового нерекурсивного фильтра

Алгоритм обработки заключается в следующем. На вход устройства поступает отсчет сигнала X(kT) и записывается в первую ячейку памяти линии задержки . В других ячейках памяти находятся сигналы X((k-i)T), принятые на предыдущих тактах работы устройства. После этого отсчеты с выходов элементов памяти поступают на умножители, на вторые входы которых поступают определенные коэффициенты а\.

Результаты произведений складываются и формируют отсчет выходного сигнала Y(kT). Последний этап работы нерекурсивного фильтра заключается в сдвиге содержимого

•

3

линии задержки на один элемент вправо, при этом первый элемент освобождается для приема нового отсчета сигнала x((k+l)T). С его приходом цикл работы нерекурсивного фильтра повторяется. Набор коэффициентов а„ определяет тип нерекурсивного фильтра -ФНЧ, ФВЧ, полосовой фильтр, преобразователь Гильберта. Аналитически алгоритм

:

работы нерекурсивного фильтра записывается как:

Выходной сигнал Y(kT) должен быть вычислен до поступления следующего входного сигнала X((k+l)T), т.е. за интервал Т. В этом заключается суть работы устройства в реальном масштабе времени. Интервал времени Т задается частотой дискретизации F_g (T=l/F_g). Для различных областей техники характерны различные значения частот дискретизации [1]:

• Управление - 1 кГц,

• Связь - 8 кГц,

• Звукотехника - 40 кГц,

• Обработка ТВ изображения -14 МГц.

Другой особенностью ЦОС является большой объем арифметических вычислений. Наиболее часто используемые операции - это умножение и сложение с ранее накопленным результатом (накопление), которые также присутствуют в алгоритме цифровой нерекурсивной фильтрации.

В совокупности особенности ЦОС предъявляют жесткие требования к элементной базе, на которой реализуется устройство ЦОС. Например, допустим необходимо реализовать цифровой нерекурсивный фильтр 50-го порядка, обрабатывающий сигнал, дискретизируемый с частотой 10 кГц. Оценим сложность реализации на ИМС 564 серии и универсальных микропроцессорах 580 серии.

При частоте F_g=10 кГц интервал дискретизации Т равен 100 мс. В соответствии с принципом работы в реальном масштабе времени весь алгоритм должен быть выполнен за это время. Т.е. за 100 мс должно быть выполнено 50 умножений и 50 накоплений результатов умножения. Для оценки сложности реализации нерекурсивного фильтра можно воспользоваться следующими исходными данными: умножитель 12 разрядных чисел на элементах 564 серии занимает 1 стандартный субблок со временем умножения порядка 4 мкс [2], программа умножение двух 8-разрядных слов выполняется на микропроцессоре 580 серии за время примерно равное 200 мс [3]. Несложные вычисления показывают, что только для выполнения умножений в реальном масштабе времени потребуется 2 умножителя на стандартных элементах 564 серии или 100 микропроцессоров 580 серии. Очевидно, что второй вариант реализации совершенно не пригоден, использование же элементов 564 серии делает невозможным создание миниатюрного, маломощного устройства.

Особенности ЦОС определяют основные требования, предъявляемые к СМП. СМИ должны иметь встроенные устройства выполнения основных арифметических операций -умножения и накопления (универсальные микропроцессоры не имеют встроенного умножителя), кроме того, в СМП требуется максимально возможное сокращение времени выполнения команды (командного цикла). Это достигается за счет упрощения внутренней структуры и системы команд по сравнению с универсальным микропроцессором. Таким образом, более высокая производительность СМП для решения задач ЦОС - следствие ориентации на решение более узкого круга задач по сравнению с универсальным микропроцессором.

В настоящее время за рубежом выпускается большое число СМП. Среди них можно выделить СМП фирмы "Texas Instruments Incorporated". Семейство специализированных микропроцессоров данной фирмы (TMS320) характеризуется большими возможностями, удобством работы, преемственностью и многими другими достоинствами.

4

Этим объясняется популярность микропроцессоров семейства TMS среди разработчиков аппаратуры. В России выпускается аналог СМП TMS32010 - ВМ1869. Готовится выпуск аналогов других микропроцессоров семейства TMS. В настоящем учебном пособии будет рассмотрен первый микропроцессор данной серии TMS32010.

ВОПРОСЫ ДЛЯ САМОКОНТРОЛЯ

1. Частота дискретизации входного сигнала в некоторой технической системе составляет 1
   кГц. Время выполнения одно команды в TMS32010 составляет 200 не. Определите
   максимальную длину программы.

2. Для частоты дискретизации 10 кГц определите максимальную длину цифрового
   нерекурсивного фильтра (по времени выполнения программы), реализованного на
   TMS32010, учитывая, что команда выполняется в течение 200 не и на обработку одного
   отвода нерекурсивного фильтра требуется выполнить 2 команды.

3. Для значений частот дискретизации, характерных для различных областей техники,
   определите максимальные длины программ, которые могут быть выполнены на СМП
   TMS32010 (время выполнения команды 200 не).

4. Определите каково должно быть время выполнения одной команды в некотором СМП,
   чтобы каждый отсчет телевизионного сигнала обрабатывался программой в 70
   операторов.

5. Определите какую часть тактового интервала микропроцессор выполняет программу, а
   какую часть времени находится в ожидании, при частоте дискретизации 6 кГц, длине
   программы 1000 операторов и времени выполнения одного оператора 200 не.

2. СТРУКТУРА СИГНАЛЬНОГО МИКРОПРОЦЕССОРА TMS32010

СМП TMS32010 был разработан фирмой "Texas Instruments Incorporated" в 1983 году. Это высокопроизводительный СМП, способный выполнять пять миллионов операций в секунду, который до сих пор находит широкое распространение при разработке различной аппаратуры, в том числе аппаратуры связи. Основные параметры микропроцессора TMS32010 приведены в приложении 1.

Структура СМП TMS32010 изображена на рис.2.1 . Условно элементы структуры микропроцессора можно разделить на 2 блока: блок управления и операционный блок. К блоку управления рис.2.2 относятся: внутренняя 16 разрядная шина команд, 12-разрядный программный счетчик, 4-х уровневый стек, внутреннее ПЗУ программ, устройство управления (контроллер) и мультиплексоры. К операционному блоку относятся: внутренняя 16-разрядная шина данных, ОЗУ данных, 2-а индексных регистра, арифметико-логическое устройство и аккумулятор, умножитель с входным Т и выходным Р регистрами, 2-а сдвигателя, регистр слова состояния процессора, в который входят указатель активного индексного регистра (ARP), указатель активной страницы памяти (DP) и некоторые другие триггеры-признаки, и мультиплексоры. Рассмотрим элементы структуры блока управления.

Внутренняя шина команд предназначена для передачи 16-разрядных команд либо из внутреннего ПЗУ программ, либо из внешнего ПЗУ программ в контроллер. Кроме того, по шине команд могут передаваться константы, из ПЗУ, в операционный блок через внутреннюю шину данных.