intel 8255 (Курсовой проект неизвестного варианта)
Описание файла
Файл "intel 8255" внутри архива находится в следующих папках: Курсовой проект неизвестного варианта, unsorted. Документ из архива "Курсовой проект неизвестного варианта", который расположен в категории "". Всё это находится в предмете "цифровые устройства и микропроцессоры (цуимп)" из 8 семестр, которые можно найти в файловом архиве РТУ МИРЭА. Не смотря на прямую связь этого архива с РТУ МИРЭА, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "цифровые устройства и микропроцессоры" в общих файлах.
Онлайн просмотр документа "intel 8255"
Текст из документа "intel 8255"
Программируемый периферийный адаптер КР580ВВ55
(отечественный аналог INTEL 8255; старое наименование – К580ИК55)
Вадим Кудрявцев
Любое устройство должно быть тем или иным образом связано с внешним миром. В микропроцессорной технике эту роль выполняют периферийные адаптеры. С их помощью центральный процессор получает данные, требующие той или иной обработки, управляет различными устройствами.
Программируемый периферийный адаптер (ППА) КР580ВВ55 представляет собой три канала ввода/вывода A, B и C по 8 бит каждый. Существует три режима работы микросхемы. В режиме 0 три упомянутых канала могут быть независимо друг от друга запрограммированы на ввод или вывод информации. Режим 1 позволяет передавать информацию по каналам A и B, используя отдельные биты канала C для управления обменом данными. В режиме 2 канал A приобретает свойство двунаправленной шины, управляемой опять же отдельными битами канала C. Кроме того, возможны установка и сброс отдельных битов канала C. Микросхема выпускается в 40-выводном DIP-корпусе.
Основные особенности микросхемы:
-
3 канала ввода/вывода, 8 бит каждый;
-
3 режима работы (1 – статический ввод/вывод, 2 – тактируемый ввод/вывод, 3 – двунаправленный ввод/вывод);
-
раздельное программирование каждого канала на ввод или вывод.
Описание структуры и функционирование
Структурная схема программируемого периферийного адаптера представлена на рис. 1.
|
|
|
|
|
| Структурная схема программируемого периферийного адаптера КР580ВВ55 |
|
ППА структурно разбит на две группы (A и B). Группа A включает в себя канал A и старшую тетраду канала C. Группа B состоит из канала B и младшей тетрады канала C. Доступ к каналам ввода/вывода и регистру управления осуществляется с помощью логики чтения-записи в соответствии с табл. 1.
Таблица 1. Доступ к каналам ввода/вывода и регистру управляющего слова
| A1 | A0 | /RD | /WR | /CS |
|
| 0 | 0 | 0 | 1 | 0 | Шина данных <- канал A |
| 0 | 1 | 0 | 1 | 0 | Шина данных <- канал B |
| 1 | 0 | 0 | 1 | 0 | Шина данных <- канал C |
| 1 | 1 | 0 | 1 | 0 | Данные не определены |
| 0 | 0 | 1 | 0 | 0 | Шина данных -> канал A |
| 0 | 1 | 1 | 0 | 0 | Шина данных -> канал B |
| 1 | 0 | 1 | 0 | 0 | Шина данных -> канал C |
| 1 | 1 | 1 | 0 | 0 | Шина данных -> регистр управления |
| X | Х | Х | Х | 1 | Шина данных в высокоомном состоянии |
Назначение этих и остальных выводов микросхемы приведено в табл. 2.
Таблица 2. Назначение выводов
| D0…D7 | Двунаправленная шина данных. Предназначена для передачи и приема данных процессором, а также передачи управляющих команд и слова состояния |
| /CS | Chip Select. Выбор микросхемы. Низкий уровень инициирует обмен между процессором и ППА |
| /RD | Read. Чтение. Низкий уровень на этом входе позволяет ППА передать данные или слово состояния процессору |
| /WR | Write. Запись. Низкий уровень на этом входе позволяет ППА принять данные или управляющую команду |
| RESET | Reset. Сброс. Высокий уровень на этом входе сбрасывает все внутренние регистры, включая регистры управления, переключает все каналы (A, B, C) в режим 0, одновременно переводя их в режим ввода |
| A0, A1 | Адресные входы. Выбор канала. Позволяют выбрать один из каналов (A, B, C) или регистры управляющего слова и состояния (в зависимости от сигналов на входах /RD и /WR, см. табл. 2) |
| PA0…PA7 | Канал A |
| PB0…PB7 | Канал B |
| PC0…PC7 | Канал C |
Первоначальное включение или подача сигнала высокого уровня на вход сброс RESET микросхемы переключает все каналы (A, B, C) в режим 0, одновременно переводя их в режим ввода.
Режим работы и направление передачи для каждого канала задается с помощью записи управляющего слова в регистр управления в соответствии с табл. 3 или 4. Отметим возможность комбинирования режимов работы для разных каналов. К примеру, канал B может быть запрограммирован на вывод в режим 0 для управления различными выключателями и реле, в то время как канал A может быть запрограммирован в режим 1 для ввода с клавиатуры или перфоленты.
Таблица 3. Формат управляющего слова для выбора режима работы
| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| Флаг управления | Группа A | Группа В | |||||
|
| Выбор режима: | Канал A: | Старшая тетрада канала C: | Выбор режима: | Канал B: | Младшая тетрада канала C: | |
Таблица 4. Формат управляющего слова для двунаправленного режима.
| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| Флаг управления | Выбор режима: | Произвольное состояние | Выбор режима для канала B: | Канал B: | Биты 0..2 канала C: | ||
Каждый из восьми битов канала C может быть независимо от других установлен или сброшен с помощью специальной команды вывода, посылаемой в регистр управления. Это свойство канала C облегчает программирование в случае, когда биты канала C используется для управления передачей данных по каналам A или B. Формат команды приведен в табл. 5.
Работа микросхемы в режиме 1 или 2 характеризуется наличием управляющих сигналов, которые могут вызывать прерывание работы процессора КР580ВМ80.
Команда установки или сброса соответствующего бита канала C позволяет запретить или разрешить выдачу требуемого прерывания.
Таблица 5. Оперирование битами
| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| Флаг управления | Произвольное состояние | Выбор бита: | 1 = установить бит | ||||
Описание режимов работы
Режим 0 (простой ввод/вывод)
Работа в этом режиме позволяет организовать простой ввод или вывод для каждого из трех каналов. Данные просто записываются или считываются из выбранного канала. Таким образом, основные особенности функционирования микросхемы в режиме 0 следующие:
-
два 8-битовых канала (каналы A и B) и два 4-битовых канала (старшая и младшая половинки канала C);
-
каждый канал может быть независимо от других запрограммирован на ввод или вывод; таким образом, всего может быть 16 различных комбинаций ввода/вывода;
-
выходы имеют память, входы работают без буферной памяти.
Режим 1 (тактируемый ввод/вывод)
Этот режим служит для однонаправленного обмена данными по выбранному каналу с периферийным устройством. Для управления передачей или приемом по каналу A используется младшая тетрада канала C, канал B управляется старшей тетрадой канала C.
Основные особенности работы в данном режиме:
-
два канала (каналы A и B);
-
каждый канал может быть запрограммирован на вход или выход;
-
одна тетрада канала C используется для управления одного канала передачи данных.
Описание сигналов для управления операцией ввода
/STB (STROBE)
По низкому уровню на этом входе входные данные записываются в буферную память.
/IBF (INPUT BUFFER FULL)
Высокий уровень на этом выходе показывает, что данные загружены в буферную память. Задний фронт сигнала /STB устанавливает этот выход в уровень лог. 1, передний фронт сигнала на входе /RD сбрасывает его в лог. 0.
INTR (INTERRUPT)
Высокий уровень на этом выходе может быть использован для прерывания выполнения основной программы процессора, чтобы обслужить устройство ввода. Сигнал INTR устанавливается в лог. 1 по переднему фронту сигнала /STB (если установлен сигнал INTE разрешения прерывания) и сбрасывается по заднему фронту сигнала на входе /RD микросхемы. Этот процесс обеспечивает ввод данных в микропроцессор со стороны устройства ввода простым стробированием своих данных.
INTE A
