lab.4.счётчики (Лаба 4)

18

МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ им. Н.Э.Баумана

Виноградов В.И., Спиридонов С.Б., Шигин А.В.

Лабораторная работа № 4

по курсу "Элементы и узлы ЭВМ"

ИССЛЕДОВАНИЕ СЧЁТЧИКОВ

Москва 2008 г.

Цель работы: Изучение принципов построения счетчиков и пере- счетных схем, выполненных на динамических счётных триггерах.

Продолжительность работ: 1 часть -4 часа, 2 часть -4 часа.

1. ТЕОРЕТИЧЕСКАЯ ЧАСТЬ.

Одной из наиболее распространенных операций, выполняемых в вычислительных устройствах цифровой обработки информации является подсчет числа сигналов импульсного или потенциального вида.

Узел вычислительных устройств, предназначенный для подсчета

числа входных сигналов, называется счетчиком.

Счетчики широко применяются почти во всех цифровых устройствах автоматики и вычислительной техники. В ЦВМ счетчики используются: для подсчета шагов программы, для подсчета циклов сложения и вычитания при выполнении арифметических операций, для преобразования кодов, в делителях частоты и распределителях сигналов и т.д.

Классификация счетчиков по основным признакам:

• по системе счисления счетчики делятся на: двоичные, двоично-десятичные, десятичные, счетчики с основанием системы счисления неравным 2 и 10 ( пересчетные схемы).

• по реализуемой операции счетчики подразделяются на:

суммирующие, вычитающие и реверсивные.

Основные параметры счетчиков :

• модуль счета или коэффициент пересчета счетчика «К сч »

характеризует число ( количество) устойчивых состояний, в которых может находиться n - разрядный счетчик, т. е. предельное число входных сигналов, которое может быть подсчитано счетчиком.

Двоичный n - разрядный счетчик имеет различных состояний.

Число разрядов двоичного счетчика можно определить из выражения :

n  log 2 K сч (1)

где К сч - коэффициент пересчета;

n - ближайшее целое число, удовлетворяющее данному

неравенству.

- Максимальная частота поступления входных сигналов fсч max

- это частота, при которой счетчик еще сохраняет работоспособность.

Она определяется, как правило, максимально допустимой частотой переключения триггера младшего разряда счетчика.

Синтез счетчиков и пересчетных схем на универсальных

D– и J – K – триггерах.

Простейшим счетчиком является триггер со счетным входом, считающий сигнал по модулю 2, т.е. осуществляющий подсчет и хранение результата подсчета не более 2-х сигналов. Соединяя определенным образом несколько счетных триггеров, можно получить схему многоразрядного счетчика.

В настоящее время в составе большинства современных серий логических микросхем /133, К133, 155, К155 и др./ имеются широ-

ко используемые D и J-K -триггеры.

При использовании D - триггеров в качестве счетных, его инверсный выход соединяют со своим входом D. Счётный режим возможен только у триггеров динамического типа.

Представление счётчика цепочкой счётных триггеров справедливо как для суммирующего, так и для вычитающего вариантов, поскольку закономерность по соотношению частот переключения разрядов сохраняется как при просмотре таблицы сверху, так и снизу. Различия при этом состоят в направлении переключения предыдущего разряда, вызывающего переключение следующего.

При прямом счёте (суммирование) следующий разряд переключается при переходе предыдущего в направлении из 1 в 0,

а при обратном счёте – при переключении из 0 в 1.

Суммирующий асинхронный счетчик на D - триггерах полу-

чается, если инверсный выход предыдущего триггера соединить

со входом С последующего триггера.

Схема асинхронного 4-х разрядного суммирующего счетчика

на D - триггерах приведена на рис.1.

Для построения вычитающего счетчика на D - триггерах прямой выход предыдущего триггера соединяют со входом С последующего триггера.

Схема асинхронного 4-х разрядного вычитающего счетчика на D - триггерах приведена на рис.2.

Рис. 1. Схема асинхронного суммирующего счётчика на D-триггерах.

Рис. 2. Схема асинхронного вычитающего счётчика на D-триггерах.

Для построения суммирующего асинхронного счетчика на

J-K-триггерах необходимо соединить прямые выходы предыдущих тригге-ров со входом «С» последующих триггеров.

J-K триггер должен находиться в счётном режиме, при котором J=K=1.

Все выводы триггеров на макете УМ-11 находятся под потенциалом логической единицы. Поэтому достаточно организовать только межразрядные связи в счётчике.

Схема асинхронного 4-х разрядного суммирующего счетчика

на J-K -триггерах приведена на рис.3.

Вычитающий асинхронный счетчик на J-K - триггерах можно получить, если инверсный выход предыдущего триггера соединить со входом «С» последующего триггера. Схема такого счётчика представлена

на рис. 4.

Рис. 3. Схема асинхронного суммирующего счётчика на J-K – триггерах.

Рис. 4. Схема асинхронного вычитающего счётчика на J-K – триггерах.

Следует отметить, что в изображениях J-K триггеров на рисунках 3 и 4 не показаны единичные потенциалы, которые необходимо подавать на входы J и K каждого триггера, чтобы данный триггер работал в счётном режиме. Данное изображение соответствует триггеру макета УМ-11, в котором все незадействованные входы всех схем находятся под потенциалом логической единицы.

Реверсивные счетчики осуществляют подсчет сигналов как в прямом, так и в обратном направлении, т.е. они могут работать в режиме сложения и в режиме вычитания сигналов.

Для построения реверсивных счетчиков необходимо предусмотреть схемы, пропускающие сигналы на вход следующих триггеров либо с инверсионного /при суммировании/, либо с прямого /при вычитании/ выходов предыдущего триггера.

Схема асинхронного 3-х разрядного реверсивного счетчика на D-триггерах со схемой управления прямым и обратным счетом приведена на рис.5.

Асинхронные реверсивные последовательные счетчики на

J-K-триггерах строятся аналогично реверсивным счетчикам на

D - триггерах.

Схема асинхронного последовательного реверсивного счетчика на J-K - триггерах со схемой управления прямым и обратным счетом на J-K-триггере представлена на рис.6.

Рис. 6. Схема асинхронного реверсивного счётчика на J-K триггерах.

Рассмотренные выше счетчики имели коэффициент пересчета равный , где n - число разрядов счетчика. Однако на практике возникает необходимость в счетчиках, коэффициент пересчета которых отличен от . Очень часто, например, применяются счетчики с = 3, 10 и т.д., т.е. счетчики, имеющие соответственно 3, 10 и т.д. устойчивых состояний.

Принцип построения таких счетчиков заключается в исключении “ лишних” устойчивых состояний у счетчика с = , т.е. в организации схем, запрещающих некоторые состояния.

Число запрещенных состояний для любого счетчика можно

Определить из следующего выражения:

m = - (2)

где m - число запрещенных состояний;

- требуемый коэффициент счета;

- число устойчивых состояний двоичного счетчика.

Так, например, у счетчика с = 3, который строится на двух счетных триггерах, и у счетчика с = 10, который строится на четырех счетных триггерах, число избыточных состояний согласно вышеприведенной формуле равно 1 и 6 соответственно.

Рассмотрим способ построения счетчика с естественным по­рядком счета, у которого уменьшение числа устойчивых состояний достигается за счет сбрасывания счетчика в нулевое состояние при записи в него заданного числа сигналов.

В соответствии с этим способом к счетчику добавляется ло­гическая схема, проверяющая условие: «код на счетчике изобража­ет число равное К_сч и в зависимости от результата проверки направляет входной сигнал либо на шину "установка 0", либо на суммирование к записанному коду.

Это условие может быть проверено n-входной схемой И, связанной с прямыми выходами тех триггеров, которые при записи в счетчике числа К_сч должны находиться в состоянии «1» и с инверсными выходами триггеров, которые в этом случае должны находиться в состоянии «0».

Практически число входов элемента "И" можно сократить, связав его с прямыми выходами, т.к. сочетание единиц в записи кода числа К_сч может повториться только в недозволенных кодах больших К_сч.

Рассмотрим синтез схемы подобного счетчика на примере К_сч=10 ,т.е. счетчик должен иметь 10 состояний - от 0 до 9 в десятичной системе и от 0000 до 1001 в двоичной системе. Снача­ла определяется разрядность счетчика

n log₂ K_сч=log₂10 3.35 (3)

Полученное значение n округляется до ближайшего целого числа, т.е. n=4. Затем определяется какие разряды счетчика будут находится в единичном состоянии при записи в счетчик К_сч.

Прямые выходы этих разрядов заводятся на входы логической схемы ”И” и далее в цепь установки "0". Таким образом, при достижении счетчиком значения К_сч он ав­томатически возвращается в состояние 0000 и счет начинается снова.

На рис. 7. и 8 приведены схемы суммирующих счетчиков с К_сч=10 построенных на D -триггерах и JК- триггерах.