Курс.раб.вар_49 (Курсовой проект (готовый) вариант 49), страница 2

4.2. Закодированный граф обобщенной микропрограммы.

8. Анализ схемы операционной части.

В соответствии с полученной обобщенной микропрограммой, списками слов и ло­гических условий разрабатываем структурную схему операционной части ВУ.

На обобщенной схеме операционной части представлены все необходимые для реализации заданных операций функциональные блоки и связи между ними. Функцио­нальное назначение каждого из этих блоков описывается ниже:

• РгА, РгВ - регистры для хранения загруженных операндов и промежуточных резуль­татов при сложных вычислениях. Так, при вычислении произведения двух чисел в ре­гистре В храниться необработанная часть множителя и несколько старших битов ре­зультата.

• РгС - регистр для хранения окончательных или промежуточных результатов. При выполнении всех логических операций в регистре С сразу формируется результат вы­числений, а при расчете произведения двух чисел в нем храниться младшая часть слова результата.

• АЛУ - используется для выполнения всех промежуточных и окончательных расчетов над подаваемыми на его входы операндами.

• МА - мультиплексор, подающий на входы первого операнда АЛУ одно из следую­щих значений в зависимости от управляющих сигналов: значение слова из регистра А, значение слова из регистра В (это нужно для операции С:=В-А), константу 127 (7Fh).

• MB - мультиплексор, подающий на входы второго операнда АЛУ одно из следующих значений в зависимости от управляющих сигналов: значение слова из регистра В, либо из регистра С, значение слова из регистра А, константу 127, знак результата при умно­жении или вычитании.

• МВх - мультиплексор, определяющий какое значение будет подано на входы регист­ров А и В: с шины входа (для загрузки операндов) или с выходов АЛУ

• МВых - мультиплексор, служащий для выдачи результатов на шину выхода. Этот мультиплексор большую часть времени находится в высокоимпедансном режиме, а когда требуется выдать слово результата переключает на шину выхода либо линии с регистра В, либо с регистра С.

• Т1-Т4 - триггеры, предназначенные для генерации выходных сигналов ГОТ, ЗАН, ЗАПР и РЕЗ соответственно

• PrD - регистр в котором хранится КОП.

• Сч - четырехразрядный (можно было бы и трехразрядный, но в серии К 15 5 таких счетчиков нет) двоичный счетчик, используется для организации циклов в микропро­грамме.

• CxCpl - схема сравнения текущего значения счетчика с нулем, генерирует логиче­ское условие Х4

• СхСр2, CxCpl - схемы сравнения текущего значения регистра В или А с нулем, гене­рирует логическое условие Х9 или X6

• Т5 - триггер хранящий знак результата при выполнении операции умножения, полу­чающийся сложением по модулю два знаков операндов (ЛЭ М2 рядом)

• М2 - схема сравнения номера выставленного на тумблерном регистре с адресом на шине данных, выдает логическую единицу, если обнаруживается совпадение. Не пу­тать с ЛЭ сложения по модулю два.

• & - логический элемент конъюнкция формирует логическое условие ЗАХВАТ (Z)

Для запуска ВУ внешнее управляющее устройство задает номер требуемого ВУ на ША и устанавливает сигнал ПРГОТ. В операционной части схема сравнения М2 при совпадении номера на ША с номером ВУ устанавливает логическую единицу на выхо­де. Если при этом установлен сигнал ПРГОТ и сброшен триггер Т2, т.е. сигал ЗАН ра­вен нулю (что свидетельствует о том, что в текущий момент ВУ не занято вычисления-

ми), то в операционной части формируется сигнал 3AXBAT(Z). По этому сигналу в управляющей части начинается выполнение алгоритма работы ВУ. Все дальнейшие операции выполняются по командам управляющей части ВУ, которые представляют собой комбинации управляющих сигналов.

На начальном этапе работы ВУ по алгоритму в регистр D с входной шины данных загружается значение слова, содержащего двоичный код. Из поля КОП регистра D из­влекается значение двоичного кода операции и подается на дешифратор ДШ КОП, ко­торый формирует сигналы выбора операции Bi - By. В зависимости от этих сигналов в управляющей части ВУ происходит изменение последовательности выполнения алгоритма для вычисления требуемого значения.

Следующим этапом работы алгоритма является загрузка операндов. Загрузка осу­ществляется в регистры А и В с входной шины данных. При этом мультиплексор МВх переводится в режим, при котором на выход переключается вход с внешней шины дан­ных. Для записи этих данных в один из регистров (А или В) из управляющей части ВУ подаются соответствующие управляющие сигналы.

На этих этапах и при выдаче результатов для информирования внешнего устройст­ва и запросе данных от него используются управляющие сигналы ГОТ, ЗАН, ЗАПР, РЕЗ, которые фиксируются в триггерах Т1 - Т4.

Для проведения вычислений кроме регистров операндов А и В используются мультиплексоры МА, MB, регистр результата С и АЛУ.

При реализации логических операций и простых арифметических операций опе­ранды в первоначальном виде через соответствующие мультиплексоры, настроенные на режим прямой передачи, попадают на входы операндов АЛУ. АЛУ, настроенное на выполнение требуемой операции соответствующим набором управляющих сигналов, формирует результат на выходе, который фиксируется в регистре результата С. Резуль­тат вычислений, доступный на выходе АЛУ, возможно также зафиксировать не только в регистре С, но и в регистре В или А, подав соответствующие управляющие сигналы и переключив мультиплексор МВх в режим передачи результата.