описание МК (Вычисление разностного уравнения на микроконтроллере ATmega 128), страница 4
Описание файла
Файл "описание МК" внутри архива находится в папке "Вычисление разностного уравнения на микроконтроллере ATmega 128". Документ из архива "Вычисление разностного уравнения на микроконтроллере ATmega 128", который расположен в категории "". Всё это находится в предмете "элементы электронной и микропроцессорной техники" из 8 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "элементы электронной и микропроцессорной техники" в общих файлах.
Онлайн просмотр документа "описание МК"
Текст 4 страницы из документа "описание МК"
Таблица 98 – Выбор входного канала и коэффициента усиления
| MUX4..0 | Однополярный вход | Неинвертирующий дифференциальный вход | Инвертирующий дифференциальный вход | Коэффициент усиления, Ку |
| 00000 | ADC0 | Нет | ||
| 00001 | ADC1 | |||
| 00010 | ADC2 | |||
| 00011 | ADC3 | |||
| 00100 | ADC4 | |||
| 00101 | ADC5 | |||
| 00110 | ADC6 | |||
| 00111 | ADC7 | |||
| 01000 | Нет | ADC0 | ADC0 | 10 |
| 01001 | ADC1 | ADC0 | 10 | |
| 01010 | ADC0 | ADC0 | 200 | |
| 01011 | ADC1 | ADC0 | 200 | |
| 01100 | ADC2 | ADC2 | 10 | |
| 01101 | ADC3 | ADC2 | 10 | |
| 01110 | ADC2 | ADC2 | 200 | |
| 01111 | ADC3 | ADC2 | 200 | |
| 10000 | ADC0 | ADC1 | 1 | |
| 10001 | ADC1 | ADC1 | 1 | |
| 10010 | ADC2 | ADC1 | 1 | |
| 10011 | ADC3 | ADC1 | 1 | |
| 10100 | ADC4 | ADC1 | 1 | |
| 10101 | ADC5 | ADC1 | 1 | |
| 10110 | ADC6 | ADC1 | 1 | |
| 10111 | ADC7 | ADC1 | 1 | |
| 11000 | ADC0 | ADC2 | 1 | |
| 11001 | ADC1 | ADC2 | 1 | |
| 11010 | ADC2 | ADC2 | 1 | |
| 11011 | ADC3 | ADC2 | 1 | |
| 11100 | ADC4 | ADC2 | 1 | |
| 11101 |
| ADC5ADC21 | ||
| 11110 | 1.23В (VBG) | |||
Регистр А управления и статуса АЦП – ADCSRA
| Разряд | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|
|
| ADEN | ADSC | ADFR | ADIF | ADIE | ADPS2 | ADPS1 | ADPS0 | ADCSRA |
| Чтение/запись | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. |
|
| Исх. значение | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
|
Разряд 7 – ADEN: Разрешение работы АЦП
Запись в данный бит лог. 1 разрешает работу АЦП. Если в данный бит записать лог. 0, то АЦП отключается, даже если он находился в процессе преобразования.
Разряд 6 – ADSC: Запуск преобразования АЦП
В режиме одиночного преобразования установка данного бита инициирует старт каждого преобразования. В режиме автоматического перезапуска установкой этого бита инициируется только первое преобразование, а все остальные выполняются автоматически. Первое преобразование после разрешения работы АЦП, инициированное битом ADSC, выполняется по расширенному алгоритму и длится 25 тактов синхронизации АЦП, вместо обычных 13 тактов. Это связано с необходимостью инициализации АЦП.
В процессе преобразования при опросе бита ADSC возвращается лог. 1, а по завершении преобразования – лог. 0. Запись лог. 0 в данный бит не предусмотрено и не оказывает никакого действия.
Разряд 5 – ADFR: Выбор режима автоматического перезапуска АЦП
Если в данный бит записать лог. 1, то АЦП перейдет в режим автоматического перезапуска. В этом режиме АЦП автоматически выполняет преобразования и модифицирует регистры результата преобразования через фиксированные промежутки времени. Запись лог. 0 в этот бит прекращает работу в данном режиме.
Разряд 4 – ADIF: Флаг прерывания АЦП
Данный флаг устанавливается после завершения преобразования АЦП и обновления регистров данных. Если установлены биты ADIE и I (регистр SREG), то происходит прерывание по завершении преобразования. Флаг ADIF сбрасывается аппаратно при переходе на соответствующий вектор прерывания. Альтернативно флаг ADIF сбрасывается путем записи лог. 1 в него. Обратите внимание, что при выполнении команды "чтение-модификация-запись" с регистром ADCSRA ожидаемое прерывание может быть отключено. Данное также распространяется на использование инструкций SBI и CBI.
Разряд 3 – ADIE: Разрешение прерывания АЦП
После записи лог. 1 в этот бит, при условии, что установлен бит I в регистре SREG, разрешается прерывание по завершении преобразования АЦП.
Разряды 2:0 – ADPS2:0: Биты управления предделителем АЦП
Данные биты определяют на какое значение тактовая частота ЦПУ будет отличаться от частоты входной синхронизации АЦП.
Таблица 99 – Управление предделителем АЦП
| ADPS2 | ADPS1 | ADPS0 | Коэффициент деления |
| 0 | 0 | 0 | 2 |
| 0 | 0 | 1 | 2 |
| 0 | 1 | 0 | 4 |
| 0 | 1 | 1 | 8 |
| 1 | 0 | 0 | 16 |
| 1 | 0 | 1 | 32 |
| 1 | 1 | 0 | 64 |
| 1 | 1 | 1 | 128 |
Регистры данных АЦП – ADCL и ADCH
ADLAR = 0:
| Разряд | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|
|
| - | - | - | - | - | - | ADC9 | ADC8 | ADCH |
|
| ADC7 | ADC6 | ADC5 | ADC4 | ADC3 | ADC2 | ADC1 | ADC0 | ADCL |
|
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|
| Чтение/запись | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. |
|
|
| Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. |
|
| Исх. значение | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
|
|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
|
ADLAR = 1:
| Разряд | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|
|
| ADC9 | ADC8 | ADC7 | ADC6 | ADC5 | ADC4 | ADC3 | ADC2 | ADCH |
|
| ADC1 | ADC0 | - | - | - | - | - | - | ADCL |
|
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|
| Чтение/запись | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. |
|
|
| Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. |
|
| Исх. значение | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
|
|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
|
По завершении преобразования результат помещается в этих двух регистрах. При использовании дифференциального режима преобразования результат представляется в коде двоичного дополнения.
