Бил №13

Развитие микроэлектроники в начале 1970-х г.г. привело к появлению микропроцессоров (МП) – новой разновидности больших интегральных схем (БИС), представляющих собой универсальные по назначению, функционально законченные устройства, по своим функциям и структуре напоминающие упрощённый вариант процессоров обычных ЭВМ, но имеющие несравнимо меньшие размеры. Микропроцессоры относятся к классу микросхем, особенностью которых является возможность программного управления работой БИС с помощью определённого набора команд. 
Микропроцессор – это функционально законченное универсальное программно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управление им, выполненное на одной или нескольких БИС. 
Микропроцессорная БИС (МП БИС) – интегральная микросхема, выполняющая функцию МП или его части. По существу, это БИС с процессорной организацией, разработанной для построения микропроцессорных систем. 
Микропроцессорный комплект (МПК) – это совокупность МП и других БИС и СБИС, совместимых по конструкторско-технологическому исполнению и предназначенных для совместного применения при построении МП, микроЭВМ и других вычислительных средств. (чипсет). 
Логическая организация (архитектура) микропроцессоров ориентирована на достижение универсальности применения, высокой производительности и технологичности. Универсальность МП определяется возможностью их разнообразного использования и обеспечивается программным управлением микропроцессором, позволяющим производить программную настройку МП на реализацию определённых функций, магистрально-модульным принципом построения, а также специальными аппаратно-логическими средствами: сверхоперативной регистровой памятью, многоуровневой системой прерываний, прямым доступом к памяти, программно-настраиваемыми схемами управления вводом-выводом и т.п. 
Относительно высокая производительность МП достигается использованием для их построения быстродействующих БИС и СБИС и специальных архитектурных решений, таких, как стековая память, разнообразные способы адресации, гибкая система команд и др. 
Технологичность микропроцессорных средств обеспечивается модульным принципом конструирования, который предполагает реализацию этих средств в виде набора функционально законченных БИС, легко объединяемых в соответствующие вычислительные устройства, машины, комплексы и системы. 
Микропроцессоры при больших вычислительных и логических возможностях, высокой универсальности и гибкости характеризуется низкой стоимостью, уникально малыми размерами, высокой надёжностью. Благодаря указанным особенностям МП служат системными элементами, на основе которых создаются различные универсальные и специализированные микропроцессорные системы, микроЭВМ, программируемые микроконтроллеры, непосредственно встраиваемые в приборы, машины, технологические установки, и позволяющие достигнуть значительного повышения уровня автоматизации технологических процессов, экономии энергии, сырья, материалов, повышения производительности и качества труда. 
Достоинством МП по сравнению с большими процессорами является то, что мощности последних разделяются между многими пользователями (задачами), в то время как МП предназначен для использования одним пользователем (задачей). В результате значительно упрощается программное обеспечение. В больших ЭВМ программные средства поддержки их функционирования (прежде всего операционная система) требуют больших накладных расходов в добавление к значительным затратам на аппаратные средства. Такого рода затраты значительно меньше или практически отсутствуют в микропроцессорных системах. Достоинства МП ещё больше возрастают по мере увеличения их разрядности и быстродействия.

Особенности архитектуры

Первые процессоры архитектуры P6 в момент выхода значительно отличались от существующих процессоров. Процессор Pentium Pro отличало применение технологии динамического исполнения (изменения порядка исполнения инструкций), а также архитектура двойной независимой шины (англ. Dual Independent Bus), благодаря чему были сняты многие ограничения на пропускную способность памяти, характерные для предшественников и конкурентов. Тактовая частота первого процессора архитектуры P6 составляла 150 МГц, а последние представители этой архитектуры имели тактовую частоту 1,4 ГГц. Процессоры архитектуры P6 имели 36-разрядную шину адреса, что позволило им адресовать до 64 ГБ памяти (при этом линейное адресное пространство процесса ограничено 4 ГБ).

Суперскалярный механизм исполнения инструкций с изменением их последовательности

Принципиальным отличием архитектуры P6 от предшественников является RISC-ядро, работающее не с инструкциями x86, а с простыми внутренними микрооперациями. Это позволяет снять множество ограничений набора команд x86, таких как нерегулярное кодирование команд, переменная длина операндов и операции целочисленных пересылок регистр-память^[2]. Кроме того, микрооперации исполняются не в той последовательности, которая предусмотрена программой, а в оптимальной с точки зрения производительности, а применение трёхконвейерной обработки позволяет исполнять несколько инструкций за один такт^[3].

Суперконвейеризация

Процессоры архитектуры P6 имеют конвейер глубиной 12 стадий. Это позволяет достигать более высоких тактовых частот по сравнению с процессорами, имеющими более короткий конвейер при одинаковой технологии производства. Так, например, максимальная тактовая частота процессоров AMD K6 на ядре (глубина конвейера — 6 стадий, 180 нм. технология) составляет 550 МГц, а процессоры Pentium III на ядре Coppermine способны работать на частоте, превышающей 1000 МГц.

Для того, чтобы предотвратить ситуацию ожидания исполнения инструкции (и, следовательно, простоя конвейера), от результатов которого зависит выполнение или невыполнение условного перехода, в процессорах архитектуры P6 используется предсказание ветвлений. Для этого в процессорах архитектуры P6 используется сочетание статического и динамического предсказания: двухуровневый адаптивный исторический алгоритм (англ. Bimodal branch prediction) применяется в том случае, если буфер предсказания ветвлений содержит историю переходов, в противном случае применяется статический алгоритм^[3][4].

Двойная независимая шина

С целью увеличения пропускной способности подсистемы памяти, в процессорах архитектуры P6 применяется двойная независимая шина. В отличие от предшествующих процессоров, системная шина которых была общей для нескольких устройств, процессоры архитектуры P6 имеют две раздельные шины: Back side bus, соединяющую процессор с кэш-памятью второго уровня, и Front side bus, соединяющую процессор с северным мостом набора микросхем^[3].

Предсказатель переходов

Модуль предсказания условных переходов (англ. Branch Prediction Unit) — устройство, входящее в состав микропроцессоров, имеющих конвейерную архитектуру, определяющее направление ветвлений (предсказывающее, будет ли выполнен условный переход) в исполняемой программе. Предсказание ветвлений позволяет осуществлять предварительную выборку инструкций и данных из памяти, а также выполнять инструкции, находящиеся после условного перехода, до того, как он будет выполнен. Предсказатель переходов является неотъемлемой частью всех современных суперскалярных микропроцессоров, так как в большинстве случаев (точность предсказания переходов в современных процессорах превышает 90 %) позволяет оптимально использовать вычислительные ресурсы процессора.^[1]

Существует два основных метода предсказания переходов: статический и динамический.

Статическое предсказание

Статические методы предсказания ветвлений являются наиболее простыми. Суть этих методов состоит в том, что различные типы переходов либо выполняются всегда, либо не выполняются никогда. В современных процессорах статические методы используются лишь в том случае, когда невозможно использование динамического предсказания.

Примерами статического предсказания могут служить тривиальное предсказание переходов, применявшееся в ранних процессорах архитектуры SPARC и MIPS(предполагается, что условные переходы никогда не выполняются), а также статическое предсказание, использующееся в современных процессорах в качестве «подстраховки» (предполагается, что любой обратный переход, т.е. переход на более младшие адреса, является циклом и выполняется, а любой прямой переход, т.е. на более старшие адреса, не выполняется).

Динамическое предсказание

Динамические методы, широко используемые в современных процессорах, подразумевают анализ истории ветвлений. Примером динамического предсказания может служить двухуровневый адаптивный исторический алгоритм (англ. Bimodal branch prediction), использовавшийся процессорами архитектуры P6 (анализируется таблица истории переходов, содержащая младшие значимые биты адреса инструкции и соответствующую им вероятность условного перехода: «скорее всего, будет выполнен», «возможно, будет выполнен», «возможно, не будет выполнен», «скорее всего, не будет выполнен» и обновляемая после каждого перехода).

1