Математический адрес содержит номер сегмента и смещение в сегменте.

Функционирование:

Будем считать, что для любого сегмента в ВЗУ выделено постоянное место. Как и в страничной памяти во время исполнения в ОЗУ помещается копия сегментов. По требованию сегменты копируются в ОП.

В какой-то момент времни возникает ситуация, когда в ОП не хватает места. Сначала ищется наименее используемый сегмент подходящей длины. Затем на его место закачивается требуемый сегмент. Остается неиспользованный участок памяти. Возникает фрагментация памяти (внешняя фрагментация). Устраивается уплотнение памяти. В какой момент проводить уплотнение?

1. Пока не возникает ситуация, когда не хватает места

2. Периодически ОС занимается уплотнением физического пространства

Преобразование адресов:

Сегмент различается с точностью до ячейки, может начинаться с произвольного адреса.

Мат. адрес переводится в физический адрес, затем к нему прибавляется смещение. Производится контроль выхода смещение в сегменте за сегмент.

Каждый сегмент характеризуется дескриптором сегмента, которые размещаются в таблице сегментов. Дескриптор содержит:

• номер сегмента

• длину сегмента

• способ доступа к памяти

• разряд присутствия в ОП

• базисный адрес сегмента

• разряд использования

Обращение к ячейке идет через таблицу сегментов.

Механизм преобразования адреса по номеру сегмента организуется обращение к дескриптору сегмента. Если сегмент находится в ОП, то смещение сравнивается с длиной сегмента, проверяется способ доступа, и если все нормально, то из поля адреса извлекается адрес и к нему прибавляется смещение.

Таблица дескрипторов может храниться в ОП, т.к. сегментов м.б. очень много. Но в этом случае получается дополнительное обращение к памяти.

Ускорение работы

Для ускорения работы системы виртуальной памяти в состав процессора включают АЗУ небольшого размера. Каждая строка АЗУ хранит результаты последних преобразований № сегмента в физический адрес. И т.о. перед обращением в таблицу дескрипторов производится поиск в быстродействующем АЗУ последнего преобразования.

Сегментно-страничная виртуальная память

Программист имеет дело с сегментами. Сегменты делятся на страницы фиксированного размера. В ОП сегменты считываются целиком, но ОП делятся на страницы и страницы сегмента могут быть рассредоточены по ОП.

+: снимается проблема с уплотнением памяти (нет внешней фрагментации)

–: остается внутренняя фрагментация

Преобразование адресов

Имеется 2-ярусная таблица страниц. По № сегмента производится обращение к таблице сегмента и определяется адрес таблицы страниц. По адресу таблицы страниц определяется адрес в ОП. К полученному адресу приписывается смещение.

Для убыстрения работы добавляется небольшое АЗУ, в котором хрантся результаты последних преобразований адресов.

Архитектура процессоров

Классификация

По способу запоминания промежуточных результатов вычислений:

Архитуктура «память-память»

Операнды извлекаются из памяти и записываются в память. Видимых регистров для запоминания промежуточных результатов нет. Наиболее естественная команда – 3-адресный код: код операции, 2 адреса операндов, адрес результата. Возможно применение 2-адресного формата команды: код операции, 2 адреса операндов. При этом результат помещается по адресу одного из операндов.

В памяти выделяется некоторая область для запоминания промежуточных результатов.

+: нет проблем с сохранением контекста

–: большая длина команды

Арихитектура с накапливающим сумматором

В состав процессора включается видимый для программиста накапливающий сумматор (аккумулятор). Типичная команда: код операции, адрес.

+: появляется видимый регистр для сохранения промежуточных результатов, небольшая длина команды

Существуют многоаккумуляторные машины, в которых есть несколько регистров для запоминания промежуточных данных. 2 вида команд:

• код операции, адрес регистра, адрес памяти – пересылка данных из памяти в регистр

• код операции, адреса регистров – выполнение операции над регистрами

Большое количество регистров позволяет долго оперировать с быстрой памятью. Архитектура характерна для супер-ЭВМ.

Стековая архитектура

В процессоре содержится стек, выполненный в виде набора регистров. Операнды засылаются в стек, результаты операций записываются в стек. Операции выполняются над верхними элементами стека. Характерные команды: код операции, адрес и адрес.

По архитектурным средствам адресной арифметики

Отсутсутвует

Например, машина фон Неймана. Там есть только одна команда – замена адреса в команде.

+: можно динамически генерировать программу

–: если одно и тоже устройство используется и для вычисления и для выполнения служебных команд, то возникает побочная нагрузка

Индексные регистры

Содержимое индексных регистров используется для формирования выполняемого адреса. Возможны команды преобразования ИР. Существенная особенность – использование в программе ИР.

Основное использование ИР – указание на смещение в массиве.

Реализация: используется бит в коде операции или в поле адреса. Обычно количество индексных регистров 3, 7, 15, 127 и т.д.

Другое возможное использование ИР – для управления ходом вычисления (например в качестве счетчика).

Иногда в дополнение к ИР вводят регистр косвенного адреса. Можно в памяти хранить число, интерпретируемое как адрес, засылать его в РКА и в программе к адресу добавлять КА.

Базовые регистры

В некоторых машинах в дополнение к индексным регистрам в устройство управления добавляются регистры базового адреса. При получени исполнимых программ используют 2 подхода:

Все перекрестные ссылки на стадии линкования разрешаются

Адреса из других модулей не доводятся до абсолютных адресов, а остаются в программе в виде смещения относительно базы

+: упрощается процедура сборки, появляется возможность динамической загрузки модуля

Структура команды: код операции, № индексного регистра X, № базового регистра B, смещение относительно базы d. В таком случае

Адрес = (B) + d + (X)

Регистры общего назначения

+: любые операции могут выполняться над любыми регистрами, можно формировать индекс по любому сложному закону

–: небольшое количество регистров – возникает задача оптимального распределения регистров

Состояние программы хранится в PSW (Program Status Word)

В машине отсутствует стек. Вместо этого используются манипуляции над PSW. Например, при прерывании сохраняется PSW, а затем загружается.

По форматам данных

1 единственный формат данных – например, только числа с фиксированной точкой или с плавающей запятой.

Особенности архитектуры семейства ЕС ЭВМ

Общая характеристика компьютеров ЕС ЭВМ:

• программная совместимость всех моделей семейства

• универсальность системы команд

• возможность подключения большого числа внешних устройств через стандартное сопряжение через аппаратуру каналов связи

• возможность объединения нескольких компьютеров в сеть

• мощная система прерываний

Компьютеры серии состоят из следующих частей: память, процессор, блок управления, устройства ввода/вывода, каналы ввода/вывода.

Особенности процессора:

• 5 форматов команд

• привилегированные и непривилегированные команды

• длина команд: 1, 2, 4, 8 байт, переменная

• индексная и базовая адресация

• 16 32-битных РОН, 4 64-битных регистра чисел с плавающей точкой

• опережающая выборка команд

Особенности устройства управления:

• 24-разрядный счетчик адреса команд

• слово состояния программы – 2 слова по 32 разряда

Система прерываний:

• 5 уровней прерываний: прерывания ввода/вывода, программные прерывания, прерывания при обращении к супервизору, внешние прерывания, прерывания от схем контроля

• маскируемые прерывания

Особенности архитектуры PDP-11

Архитектура базируется на системном интерфейсе общей шины, которая соединяет процессор, память и внешние устройства и обеспечивает единые правила обмена информации между всеми модулями вычислительной системы.

Архитектура процессора – архитектура с регистрами общего назначения. Имеется 8 регистров. R6 – указатель стека, R7 – счетчик команд. В машине есть встроенный стек. Команды кодируются 16-битными словами. 4 бита код операции, 2х6 – код регистра + интерпретация содержимого регистра.

16-рязрядный адрес, позволяет адресовать 64Kb.

Виртуальная память. Пространство разбито на 8 сегментов по 8Kb. Каждому сегменту соответствует дескриптор. Дескрипторы размещаются в отдельных регистров.
Физическое адресное пространство, которое может быть охвачено дескрипторами сегментов, 2Mb. Сегмент имеет права доступа.

128 типов прерываний. Каждому типу соответствует процедура-обработчик. Адреса точек входа в процедуры собраны в таблицу векторов прерываний (256 слов памяти). Каждый элемент содержит адрес обработчика и новое слово состояния процессора. 8 уровней приоритетов прерываний. Прерывание допускается, если его приоритет выше приоритета процессора. Приоритет процессора определяется словом состояния процессора. При начале работы программы-обработчика процессору присваивается приоритет обрабатываемого прерывания. При начале выполненияп процедуры-обработчика сохраняется слово состояния процессора.

Особенности архитектуры Intel 80x86

В состове процессора имеется операционное устройство, которое выполняет команды, и устройство шинного интерфейса, которое выбирает команды, считывает операнды и записывает результат. Оба устройства могут работать параллельно.

Операционное устройство содрежит группу общих регистров, АЛУ, регистры для промежуточных результатов, регистр флагов. Все регистры 16-битные. За каждым регистром закреплено определенное предназначение.

Регистры общего назначение:

AX – аккумулятор

BX – базовый регистр

CX – счетчик

DX – регистр данных

Регистры специального назначение:

SI, DI – индексные регистры

BP – базовый регистр

SP – указатель стека

CS, DS, ES, SS – сегментные регистры

IP – указатель команд

FLAGS – регистр флагов

8086 обеспечивает адресацию памяти емкостью 1Mb. Адрес кажого байта имеет длину 20 бит. Вся память разбита на сегменты по 64Kb. Для адресации ячеек используется 2 16-битных числа: адрес сегмента (S) и смещение в сегменте (D). Физический адрес вычисляется как 4S+D.

Имеется 2 контроллера прерываний – ведущий и ведомый. Каждый контроллер может обслуживать сигналы от 8 устройств. Выход ведомого контроллера присоединяется к одному из входов ведущего. Часть область ОП отводится под таблицу из 256 векторов прерываний. Вектор прерываний длиной 4 байта – сегментный адрес обработчика, смещение в сегменте.

При получении запроса прерывания процессор сохраняет регистр флагов, CS, IP.

Система ввода-вывода. Имеется КПДП. Отведено адресное пространство для операций ввода-вывода и специальные команды для передачи данных между этим пространством, регистрами процессора и портами ввода-вывода. Имеется 64Kb 8-битовых портов, команды in/out передают данные между AX и адресуемым портом.

Развитие архитектуры процессоров:

286

работа в сети

многозадачная работа + защита памяти

реальный и защищенный режим

виртуальная память

386

расширенный набор 32-битных регистров

конвейер

режим виртуальной машины

страничная память

486

кэш 1-го и 2-го уровня

5-ступенчатый конвейер

многопроцессорный режим

Pentium

суперскалярная архитектура (2 конвейера)

кэш для команд ветвления

32-разрядная адресная шина

64-разрядная шина данных

кэш команд и кэш данных 16Kb на материнской плате

специализированные конвейеры арифметических операций для чисел с плавающей точкой

многопроцессорный режим работы

задание размера памяти

управление производительностью

Pentium Pro

14-ступенчатый конвейер

усовершенствованное предсказание ветвлений программы

исполнение команд по предполагаемому пути ветвления

кэш 256-512 Kb в процессоре

3 независимых конвейера

RISC-подобный микрокод

Pentium MMX

MMX команды (MultiMedia eXtension)

кэш 1-го уровня 32Kb

Особенности архитектуры RISC-процессоров

RISC – Reduced Instruction Set Computer – компьютеры с сокращенным набором команд.

Основа разработок RISC-компьютеров – замечание о том, что большая часть времени уходит на выполнение простых команд (правило 20/80).

Сторонники RISC-архитектуры считали, что наилучший способ разработки компьютеров – включение небольшого количества простых команд, каждая из которых выполняется за 1 такт. Ключ к высокой производительности – разработка команд, к выполнению которых можно быстро приступать. Основное внимание при разработке уделялось простым командам.

Основные черты RISC-процессоров:

• одинаковая длина команд

• использование небольшого количества форматов команд (1-3) – позволяет выполнять команды без их предварительной интерпретации

• операнды всех арифметических и логических команд только регистры – ускорение работы за счет обращения к высокоскоростной памяти

• команды выполняют только простые действия

• выполнение любой команды производится не больше, чем за 1 такт

• большой регистровый файл

• простая адресация

Отрицательной стороной RISC-компьютеров является их несовместимость с другими моделями.

Примеры RISC-архитектур: RISC I, RISC II, SOAR, SPARC

Режимы работы ЭВМ

Режимы:

1. Монопольное использование (однозадачность)

2. Многозадачный режим.

3. Режим обработки в темпе поступления

Требования к оборудованию:

1. Таймеры, счетчики не нужны, только какое-нибудь УВВ

2. Должна быть система прерываний, часы реального времени, таймер, команды, обеспечивающие быстрое переключение контекста

3. Должна быть быстрая реакция на прерывания, быстрый вход в прерывания, выход из прерывания, и т.д. Как минимум 2 типа регистров: в основных регистрах находится основная программа, а в теневых регистрах – обрабатываются прерывания.

Требования к ОС:

1. Очень простая ОС, которая представляет собой набор функций, облегчающих взаимосвязь с ВУ. Ничего связанного с распределением ресурсов.

2. Эффективное использование ресурсов (памяти, процессора, УВВ)

3. На первом месте стоит обеспечение должного времени на реакцию событий, а уже на втором – эффективное использование ресурсов.

Можно выделить следующие режимы работы:

1. Однопрограммный

2. Мультипрограммный

3. Индивидуального пользования

4. Пакетной обработки

5. Коллективного доступа

6. Разделения времени

Для организации мультипрограммных режимов необходимо:

• управление вычислительным процессом

• прерывания программ

• динамическое распределение памяти

• защита памятиПривилегированные команды

• таймер

• множественный доступ

• управление очередями запросов

Системы контроля

Общие принципы

Самые общие характеристики:

1. Полнота контроля – отношение количества контролируемого оборудования к общему

2. Вероятность обнаружения неисправности

3. Относительная стоимость

4. Отношение количества контролирующего оборудования к общему оборудованию

Чтобы правильно выбрать метод контроля необходимо знать характер неисправности в системе.