Км-1 Комбинационные логические схемы

Лабораторная работа сдана на оценку 5. По теме : Комбинационные логические схемы. Вариант 9.

Задания:

1. Постройте модель вентиля НЕ (инвертор)
2. Проведите анимацию
3. Получите временные диаграммы
4. Определите задержку элемента
5. остройте модель пользовательского блока из двух вентилей НЕ, соединенных последовательно, выполните для нее пункты 1.3 и 1.4
6. Получите генерируемый ДИИДС vhdl код модели вентиля НЕ
7. Задание 2. Постройте модель для индивидуального варианта из таблицы 1.1.
8. Изучите задержку и инерциальные свойства модели вашего элемента

Вопросы к защите

1. Двоичные сигналы точнее передают информацию, так как меньше реагируют на действия помех и имеют область допустимых отклонений.
2. Каждый из двух аргументов функции может принимать два булевых значения: 0 и 1 => максимальное число строк таблицы истинности = 2^2 = 4
3. Через вкладки “Tools” и “VHDl”
4. В библиотеке d-DcS есть такие логические элементы как: NOT, AND, OR, NAND, NOR, XOR, XNOR.
5. Режим анимации показывает только один из вариантов из комбинаций входных сигналов. Во временном же моделировании можно задать разнообразные сочетания входных сигналов и проанализировать время и задержки выходного сигнала.

1. Величина задержки логических элементов определяется по формуле средней задержки распределения сигналов: tPd = (tPHL + tPLH) / 2 - выражается в наносекундах.
2. Во временном моделировании можно стереть результаты симуляции (только выходного сигнала) или начать симуляцию с самого начала (построения входных сигналов). Для этого необходимо выбрать на панели инструментов пиктограммы “Clear simulation results” и “New simulation” соответственно.
3. Задержки элементов можно измерить выбрав пиктограмму “Time meter cursors”. Числовое значение отобразится в нижней части панели отображения входных и выходных сигналов.
4. Схему можно вывести на печать, нажав на панели инструментов кнопки “File” и “Print ”
5. Во вкладке “Help” можно узнать подробности о самой программе, ее версии, скачать последнее обновление, ознакомиться с пользовательским соглашением и узнать информацию о различных компонентах, при щелчке на которые программа перенаправит пользователя на соответствующую страницу сайта.
6. Создать пользовательский блок можно через вкладку “File” и нажав “New Block”
7. Заштрихованная область указывает на задержку выходного сигнала 13.Временную диаграмму можно вывести на печать сохранив ее через пиктограмму “Copy/ Save timing diagram” в качестве изображения и

распечатать получившийся файл.

1. XOR отличается от OR логической операцией: для логического элемента “ИЛИ” истинное значение считается тогда, когда хотя бы один из аргументов принимает значение 1. У логического элемента “исключающее ИЛИ” функция принимает истинное значение только когда значения аргументов не совпадают.

1. Таблица истинности для логической функции И в двоичном алфавите:

Таблица истинности для логической функции И в троичном алфавите:

1. В программе реализована транспортная модель задержек сигналов в элементах
2. Принципиально не отличается
3. В программе чем больше однотипных логических элементов включается в модель схемы, тем больше задержка. В реальности данный принцип не может быть истинным всегда.
4. Можно использовать следующие отладочные средства: контрольные светодиоды в режиме анимации и индикатор контрольных точек при временном моделировании.
5. С помощью программы можно создать файлы форматов .pbs - файл логической схемы, .vhd - файл-модель компонента, .png - файл временной диаграммы, .drs - содержимое памяти ПЗУ.

Часть 2.

Постройте схему, реализующую функцию 3И (AND3) на вентилях 2И (AND2) и ее тест стенд.
​Проведите на ней модельный эксперимент, доказывающий правильность работы этой схемы.
​Получите временную диаграмму
Получите VHDL описание схемы и прокомментируйте ее код
остройте схему определения того, что трехразрядный двоичный код делится на 3 без остатка, и проверьте ее моделированием
Cоздать собственный пользовательский блок ДИИДС путем замыкания пересечений столбцов и строк матриц и таким образом реализовать на этой элементной базе и проверить моделированием проект , выполненный ранее в задании 2 на обычной элементной базе ДИИДСПоказать/скрыть дополнительное описание