Лабораторная работа КМ-1, 1-9: КМ-1. Комбинационные логические схемы. Лабораторная работа вариант 11

_{​​​​Документ с ответами содержит материала на 39 страниц}

Часть №1

Задание 1

1.1. Постройте модель вентиля НЕ (инвертор).

1.2. Проведите анимацию.

1.3. Получите временные диаграммы.

1.4. Определите задержку элемента.

1.5. Постройте модель пользовательского блока из двух вентилей НЕ, соединенных последовательно.

Выполните для нее пункты 1.3 и 1.4.

1.6. Введите в пользовательский блок и изучите отладочные средства – применение контрольных точек и контрольных индикаторов,

Покажите их применение на снимках экранов режима анимации и на временных диаграммах.

1.7. Получите генерируемый ДИИДС vhdl код модели вентиля НЕ.

Задание 2.

Изучение функций логических элементов и их ДИИДС моделей.

Постройте модель вентиля И (AND).

Проведите анимацию и получите временные диаграммы,

определите задержку элемента,

постройте таблицу истинности функции логического И в 4‒х значном алфавите.

получите vhdl код модели, создайте пользовательский блок AND2 в ДИИДС.

Задание 3.

Выполните пункты задания 2 для индивидуального варианта из таблицы 1.1.

Таблица 1.1

Задание 4.

Изучите задержку и инерциальные свойства модели вашего элемента, инерциальные – подавая сигналы длительностью меньшей, чем задержка элемента.

Задание 5.

Изучите эффект моделирования неисправности (fault) в модели вашего элемента

fault отсутствует в модели элемента НЕ или аналогов типа ЛН1

Часть №2

Задание 1

Постройте схему (рис.2.1), реализующую функцию 3И(AND3) на вентилях 2И(AND2) и ее тест стенд. Т.е. добавьте источники входных сигналов и средства наблюдения выходных. Для нашего случая это двухуровневая схема из двух вентилей 2И, длина критического пути которой равна 2.

Задание 2.

Реализуйте использованную в задании 1 логическую функцию 3И в другом логическом и элементном базисе (табл.2.1) и проверьте корректность схемы моделированием.

Таблица 2.1 Варианты заданий

Задание 3 .

Проведите синтез и минимизацию схемы, реализующей простую логическую функцию F(X1,X2,X3), заданную таблицей истинности (табл.2.2), проверьте схему моделированием, определите максимальную задержку сигнала, получите vhdlкод (см. приложение 2.2. ниже).

Задание 4.

Выполните все пункты задания 3 для вашего варианта функции F (табл.2.3).

Задание 5.

Постройте схему, реализующий функцию Y=F(A,B,C,D), соответствующую варианту задания и проверьте ее моделированием (табл. 2.4). Определите задержку и количество оборудования. Получите VHDL код.

Задание 6.

Построить и проверить схему электронного замка, открывающего дверь при одновременном нажатии правильной комбинации на панели из 6 кнопок.

11) 5,3,4.

Проверьте схему моделированием и определите задержку критического пути

Задание 7.

Применение интегральных схем среднего уровня интеграции.

Перепроектировать схему электронного замка (задание 6), используя микросхемы среднего уровня интеграции серии КР1533[8]. (см приложение 2.3 ниже и модели микросхем в каталоге SXEM_LAB_DEEDS ) .

Построить два варианта схемы

1. Функциональную, используя функциональные модели микросхем серии КР1533.

2. Принципиальную электрическую (связь контактов микросхем или их частей, используя модели корпусов микросхем серии КР1533.

Задание 8.

Проектирование устройств с применением Программируемых Логических Матриц (ПЛМ).

В библиотеке SXEM_LAB_DEEDS в каталоге PLM имеются пользовательские блоки- модели ПЛМ. Необходимо используя их создать собственные пользовательские блоки ДИИДС путем замыкания пересечений столбцов и строк матриц и таким образом реализовать на этой элементной базе и проверить моделированием ваш проект, выполненный ранее в задании 5 на обычной элементной базе ДИИДС.

Задание 9 .

Контрольные и диагностические тесты.

В библиотеке SXEM_LAB_DEEDS в каталоге FAULTSимеются модели микросхем серии кр1533, некоторые с неисправностями. Необходимодля модели, соответствующей номеру вашего варианта разработать контролирующий тест и определить, исправна или нет микросхема.

Задание предполагает построение теста и определение места и вида неисправности в модели микросхемы.