Лабораторная работа КМ-3: КМ-3. Проектирование схем вариант 11

_{Документ с ответами содержит материала на 42 страницы}

Часть №1 Триггеры

Задание 1.

1.1. С помощью системы моделирования DEEDS создайте проект RSNOR триггера.

1.2. Подайте сигнал «1» на вход S, а сигнал «0» - на вход R. Тогда выходной сигнал Q=0, а на выходе NQ сигнал =1.. Это установка триггера в 1.

1.3. Подайте сигнал «1» на вход R и сигнал «0» - на вход S. На выходе Q появляется сигнал «0», на выходе NQ - сигнал «1». Это сброс триггера в 0.

1.4. Убедитесь, что когда оба входа S и R равны «0», триггер запоминает старое значение. Это режим хранения в триггере.

Задание 2.

Изучение работы RS триггера на элементах И-НE

2.1.Выполните все пункты задания 1 при моделировании работы RS триггера на элементах И-НЕ(RSNAND)

Задание 3.

Изучить блок ДИИДС- модель RSтриггера (RSLatch).

3.1.Проведите имитационный эксперимент с моделью блока DEEDS RS триггер- RS Latch. Определите, какая комбинация входных сигналов запрещена в этой модели DEEDS.

Задание 4.

Изучениесинхронного RS-триггера(RS-Latch , синхронный RS триггер-защелка).

Задание 5.

D -Триггер защелка (статический D -Триггер ,D-Latch).

Задание 6.

Изучение Динамического D-триггера

Задание 7.

Динамический JK-триггер (JK FF).

Задание 8.

Постройте и исследуйте схему триггера- номер варианта соответствует вашему номеру в студенческой группе.

Вариант№11.Статический Dтриггер - защелка с дополнительными входами сброса в 0 и установки в 1 (схема из вентилей)

Задание 9.

Контрольные и диагностические тесты.

Задание предполагает построение контролирующего и диагностического тестов и определение места и вида неисправности в модели триггера

Часть №2 Регистры и счетчики

Задание 1Изучение параллельных регистров.

1.1. Создайте проект с блоком ДИИДС-регистром pipo4

1.2. Запишите в регистр код , соответствующий вашему номеру в группе (остаток от деления номера на 16).

1.3. Изучите задержки схемы.

1.4. Создайте схему 7-ми разрядного регистра, используя два параллельных блока pipo4 с 8-разрядным входным источником сигналов - входной шиной и 8 разрядным выходным индикатором (использовать ДИИДСовские соединители ВusTap и bussplitter). Запишите в него код в соответствии с вашим номером в группе.

Обозначение входов и выходов:

- входы данных Di (Pi), тактовый вход C(Ck),

-разрешающий вход E,

- сброс вход R(CL), выход Qi.

Задание 2. Сдвиговый регистр.

2.1. Разработайте схему 4-х разрядного сдвигового регистра вправо на D-триггерах.

2.2. Изучите задержку блока Deeds SiPo4 и сравните ее с задержкой схемы на отдельных D-триггерах.

Задание 3 . Регистр сдвига с обратной связью.

Разработайте проект LFSR, используя 4-разрядный блок SIPO4DEEDS -регистр сдвига, изучите его поведение и определите максимальный период .

Задание 4. Регистры с тристабильными выходными буферами

Разработайте проект четырехразрядной общей шины на регистрах с тристабильными буферами ,содержащий два входных регистра А и В и два выходных У1 и У2 и проверьте моделированием все 4 возможные передачи данных.

Задание 5. Двоичный счетчик с последовательным переносом

Исследовать временную диаграмму 4-разрядного блока - счетчика DEEDS(4 bitUP), сравнить с теоретической.

Задание 6. Счетчик с параллельным распространением переноса.

Разработайте и исследуйте временную диаграмму этого 3-битного счетчика с параллельным распространением переноса, сравните его задержку со счетчиком последовательного переноса и после изучения 4-разрядного счетчика блока DEEDS(4 bitUP) решите: блок счетчика DEEDS использует схему параллельного или последовательного переноса и изучите это код VHDL.

Задание 7. Счетчики по модулю М

Разработайте и проверьте проект счетчика по модулю М, где М-ваш номер в журнале вашей студенческой группы, используя блоки счетчики ДИИДС Если номер является степенью двойки, то модуль нужно выбрать равным 7.

Задание 8.

Индивидуальные варианты заданий предполагают создание проекта схемы и его проверку.

№11.Циклический таймер- аналог cyclictimer блока ДИИДС.

Часть №3

Изучение методов проектирования синхронных схем

Задание 1

Построить различные схемы реализации функции Y от четырех переменных

Y=А операция В операция С операция D

с использованием операции согласно варианту. Проверить их моделированием, получить временные диаграммы, сравнить по затратам оборудования и по предельному быстродействию и пропускной способности Используйте при расчетах временные параметры соответствующих блоков ДИИДС и примите t_sкew=0,1 тактового периода.

Вариант задания

Задание 2. Проект логической функции на LUT4 FPGA.