Ответы: Ответы на теории для подготовки к Экзамену по "Схемотехника дискретных устройств"

1.   Чем обусловлена возможность применения алгебры логики к задачам проектирования цифровых вычислительных устройств. 2.  Временные диаграммы счётного триггера. 3.  Определение и пример реализации мультиплексора.     4. Временная диаграмма , таблица переходов и принцип построения универсального JK - триггера. 5.  Соотношение между числом входов и числом выходов дешифратора. 6. Определение ранга конъюнкции. 7. Таблица переходов,  временные диаграммы и схема построения D-триггера на элементах И-НЕ. 8.  Определение полного и неполного дешифратора. 9.  Определение КНФ двоичной функции. 10.   Что произойдет с D-триггером динамического типа, если на его вход синхронизации подать постоянный единичный уровень до подачи установочного сигнала ? 11.  Принцип организации матричного дешифратора.  12.

Определение элементарной дизъюнкции. 13. Вариант построения D-триггера из универсального JK-триггера и его временная диаграмма. 14. Пример построения каскадного дешифратора. 15.  Пример применения закона Де Моргана при преобразованиях комбинационных схем. 16. Построение синхронного двухтактного D-триггера на элементах И-НЕ. Временные диаграммы. 17. Схема демультиплексора. Пояснить принцип работы. 18. Таблица переходов и временные диаграммы  D – триггера (без задержки). 19.  Шифратор на 10 входов. Принцип построения схемы. 20. Асинхронный и синхронный RS-триггер. Временные диаграммы. 21. Пример дешифратора с разрешающим входом. 22. Принцип построения MS- триггеров  (с задержкой) и  особенности их работы.

23. Применение карт Карно для минимизации функции трёх переменных. 24. Построение СДНФ логической функции по таблице истинности. Пример. 25.  Назначение установочных RS-входов в счетном Т-триггере. 26.  В чем различие  в схемах построения синхронного одноступенчатого и двухступенчатого (с задержкой) RS-триггера на элементах Шеффера. 27.  Определение двоичной функции. 28.  Для каких целей производится минимизация логических функций. 29.  Схема двухступенчатого (с задержкой) синхронного RS-триггера на элементах Шеффера. 30.  Приципы преобразований логических схем из одного базиса в другой. Комбинационные схемы, воспроизводящие функции И  и ИЛИ на элементах Шеффера.

31. Схема универсального JK-триггера и временные диаграммы. 32.  Перечислить полное число наборов аргументов логической функции, если число аргументов р=1,2 33. Вариант преобразования однотактного(без задержки) D-триггера в счетный Т-триггер. Временные диаграммы. 34. Правила применения карт Карно для минимизации логических функций. 35. Различия в работе асинхронного и синхронного  RS-триггера. Временные диаграммы. 36. Схема сдвигающего регистра на однотактных D-триггерах. 37.   Понятие функционально-полного набора логических элементов. 38.  Построение D-триггера на основе универсального JK-триггера и RS-триггера. 39.  Реализация RS- триггера  на элементах Шеффера и  Пирса.

40.  Построение регистра на синхронных RS- триггерах. 41.   Условное графическое обозначение элементов \"И\", \"ИЛИ\" , \"НЕ\", \"И-НЕ\", \"ИЛИ-НЕ\". 42.  Варианты реализации счётного  T-триггера.   Назначение асинхронных S и  R входов. 43.   Пример дешифратора   3х8. 44.   Логическая функция \"исключающее ИЛИ\". 45.  Схема JK -триггера на элементах Шеффера. Пояснение принципа  работы. 46.  Примеры применения  регистров сдвига. 47.  Назначение и классификация триггеров. 48.  Пример построения регистра с параллельным занесением кода. 49. В чем состоит синтез комбинационной схемы по заданной таблице состояний. 50.  Как организовывается сброс регистра в исходное состояние.

51.  Пример реализации логических функций  И, ИЛИ на элементах Шеффера. 52.  В чем основное отличие построения JK-триггера. Временные диаграммы работы. 53.  Типы регистров и их назначение. 54.  В чем различие понятий \"комбинационная схема\" и  \" цифровой автомат\". 55.  Организация регистра сдвига и схема на D-триггерах.    56.  Построение вычитающего асинхронного счетчика на J-K триггерах.  Временная диаграмма работы счетчика.  57.   Принцип работы и назначение ПЗУ  типа EEPROM. 58.  Построение суммирующего счетчика на основе  однотактного D-триггера, преобразованного в счётный. 59. Схема вычитающего счетчика на JK - триггере с ограничением счета от 15 до 9.

60. Схема реверсивного счетчика на JK- триггерах. 61.  Основное отличие статического и динамического ЗУ. 62.   Принцип работы универсального  регистра. 63.   Отличие адресного и последовательного ЗУ. 76.   Синхронный счетчик (на 4 разряда) на JK- триггерах. 65.   Принцип построения .Временные диаграммы. 66.  Назначение и типы  ПЗУ (ROM).  67.  Счетчик Джонсона: схема построения и диаграмма работы. 68.  Типы ОЗУ (RAM),  основные отличия.  69.   Какой недостаток характерен для асинхронных счетчиков. Показать на примере временной диаграммы. 70.  Разновидности типов ПЗУ (ROM). 71.  Классификация запоминающих устройств.  72.  Пример организации счетчика по модулю  Ксч= 10012 73.  В чем состоит различие  запоминающих устройств  статического и динамического типа.  Область применения..