ДЗ: Разработка рабочей модели МПА с принудительной адресацией (ПА)

В архив входит схема в Proteus, все исходные файлы, программы для микроконтроллеров и другие полезные материалы.
Задание и условия выполнения ДЗ №3
Разработать модель специализированного процессора, использовать ИС малой и средней степени интеграции из библиотеки элементов Proteus VSM. УА необходимо синтезировать, тип УА для своего варианта определить из приведенных ниже таблиц, в качестве ОА использовать1804ВС1 или 589 ИК02, или синтезировать оригинальный ОА.
Управляющий автомат – МПА с принудительной адресацией (ПА).
Алгоритм для моделирования – разработать микропрограмму, которая после загрузки регистров РОНi и РОНj изменяет их содержимое, перемещая все 0 в Х- сторону и вытесняя единицы в Y-сторону.

В качестве ОА используем схему КМ1804. Особенность МПА с принудительной адресацией заключается в том, что адрес следующей микрокоманды в ПЗУ определяется путем выбора соответствующего флага на мультиплексоре флагов.
Рисунок 2. Формат микрокоманд МПА с принудительной адресацией
Таблица 1 – Осведомительные сигналы
В качестве источников операндов выступают входы D0-D3 регистры внутри микросхемы, адреса которых задаются входами А0-А3 и В0-В3. Сами операции задаются на входах I0-I8. Результаты операций выводится на выходы Y0-Y3. Данной конфигурацией обладает каждый из использованных KM1804.
Для реализации были прошиты элементы EPROM и использована внешняя библиотека для операционного автомата.
Максимальная тактовая частота, на которой схема продолжает стабильно работать – 1.2 Мгц.
Техническая реализация
Переданные из ПЗУ команды выполняют КМ1804 – DD1. В результате выполнения данных команд на каждом такте работы получается некоторый набор флагов, наиболее существенными из которых, для выполнения данной задачи, являются JZ и JNZ – флаги, сохраняющиеся в регистр флагов U22.
В зависимости от выведенного значения флага выбирается адрес перехода на следующую микрокоманду.
Для реализации алгоритма используется разработанный набор команд, для каждой из которых в микропрограммной памяти хранится соответствующая микропрограмма.

Соответственно, коды команд и адреса реализации имеют следующее соответствие:
Таблица 2 – Коды и адреса команд
Для проверки работоспособности программы достаточно наблюдать значения на выходах Y во время работы алгоритма. Кроме того, значения внутренних регистров КМ для каждой команды отражены в логах Proteus.
Задание №2
Синтезировать процессор, разработать систему команд для алгоритма управления ВУ. Необходимо реализовать аппаратный умножитель 4x4 и умножить с его помощью два числа.
Реализация алгоритма
Алгоритм исполнения заключается в подаче на умножиель двух чисел поочередно, дальше на умножитель отправляется команда для выдачи результата работы устройства на регистр результата умножения. Программа для выполнения задания 2 представлена в приложении 2.
Аппаратный умножитель устроен следующим образом: он имеет два регистра входных операндов, дешифратор команды, операционную часть, и регистр результата.
С помощью соответствующих команд в два регистра операндов необходимо положить два операнда. Дальше необходимо отправить на умножитель команду GET, которая положит результат умножения в регистр результата. Весь алгоритм инкапсулирован в одной команде MULT.