promel (967628), страница 53
Текст из файла (страница 53)
Напряжение питания схем имеет отрицзтельяую полярность, в связи очем состояяию логической «!» (г =. !) здесь соот ответствует отрицательный потенциал выходной шины («отрица. льиая логика»). Логическому «0» отвечает близкое к нулю выходное „апряжение. Аналогичгго характеризуется и сигнал, обусловливаю„врг управление схемой. Укажем параметры сигнала, управляющего МДП.транзистором с каналом р-типа. Чтобы транзистор был закрыт, иапряжение ()~ должно быть меньше порогового напряжения ()аор При этом через транзистор протекает неболыпой остаточный ток.
'г -Ц апс»а Рис, ааа Условное обозначение логического элемента НЕ (а); схема логического элемента НЕ на однотипных МДП трапаисторах (б); схема логического элемента Г(Е на однотипных МДП-транаисторах с дополнительным источником питании (а); схема логического элемента ЫЕ на дополнивших МД) Нгранансторах (г] и его временные диаграммы (д) 227 Для отпирания транзистора к нему прикладывают напряжение отрицательной полярности, превышающее (/«, . Рассмотрим принцип действия схемы рнс. 3.36, б. При х = 1 в ное напряжение (рис. 3.36, д) превышает пороговое и транзистор' открыт. Падение напряжения Ь(7,„, транзистора Т» мало.
Тра стор Т„также открыт, так как между его затвором и истоком клздывается напряжение Е, — Л(7,„„, превышающее пороговое -' пряжение. Величина б(7,„м характеризующая состояние логического в схеме, определяется соотношением сопротивлений каналов )г««проводящих транзисторов: ~~ ~«ао Ес (3« ~к«г +к«~ Поскольку напряжение Л(7 „должно быть малым, необходи чтобы )7« « Я«„. Указанное условие выполняется благодаря ос бенностям изготовления обоих транзисторов. Технологию микросх мы выбирают так, чтобы получить в транзисторе Т„более узкий . длинный канал, чем в транзисторе Тт. При х == 0 (рис. 3.36, д) напряжение входного сигнала меньше п рогового напряжения (7»,р транзистора Тт и транзистор Т, закр Через оба транзистора протекает небольшой ток, определяемый за крытым транзистором Т .
При этом транзистор Т работает на грани '' его отпирания с напряжением (7„= (/„,р. Логической «1» на выход схемы соответствует напряжение (7„, транзистора Т, равное Е, — (7„,„. Если бы транзистор Т„был также закрыт, то ввиду большег сопротивления его канала логическая «!» характеризовалась бы малы( выходным напряжением. Таким образом, особенность рассмотренной схемы заключается', в том, что при ее переходе из режима логического «О» в режим логической «1» транзистор Т« переходит из открытого в «предзакрытое»' ' состоя нне.
Схема рис, 3.36, а представляет собой улучшенный вариант пре- ' ' дыдущей схемы. Усовершенствование направлено на повышение уровня напряжения логической «1» до значения, близкого к — Е,. Задача решается подключением затвора транзистора Т„к дополнительномУ источнику питания (Е,() 1 Е,(, благодаря чему открытое со. стояние транзистора Т, распространяется и на режим логической «1»" ' Я Как и в предыдущей схеме, уровень логического «О» определяется различием я сопротиялениях каналов проводящих транзисторов. В Режиме логической «1» тРанзистоР Тт закРыт, а тРанзистоР Т, открыт, поскольку напряжение Е, на его затворе превышает по абсолютному значению напряжение стока Е, на величину, ббльшую порогового напряжения транзистора Т„(примерно на ту же величину напряжение на затворе будет превышать и напряжение истока транзистора Т„).
Ток в цепи мал и определяется остаточным током закрытого трап. зистора Т,. Однако ввиду того что транзистор Т „открыт и сопротивление его канала мало, к транзистору Тг прикладывается напряжение близкое к — Е,. 22В Обе рассмотренные схемы характеризуются потреблением тока от сточьи ка питания — Е в режиме логического «0» (х = 1), так же с как" у элемента НЕ на биполярном транзисторе.
Зтим режимом, по ству, и определяется мощность, потребляемая такими схемами в сущее пессе их работы, р Потребляемую мощность можно сократить до минимума, если обеспечи „ить управление транзисторами Тю Т„, прн котором открытому соянию одного транзистора соответствует закрытое состояние друстоя гого, го, По такому принципу работает схема НЕ иа д о п о л и я ю ш и х МдП - т р а н з и от о р а х (к о и и л ем ен та р н а я МДП- с т р у к т у р а ) (рис.
3.36, г). В этой схеме в качестве Т испольван транзистор с каналом р-типа, а в качестве Т„ — транзистор с аиалом а-типа. При обратном сочетании транзисторов схема потребует напряжения питания положительной полярности. Принцип действия схемы на рис. 3.36, г заключается в следующем. При х =- 1 транзистор Т„открыт, так как для него 1(7«„! ) 1(7„«р1; транзистор Т„закрыт, поскольку для этого транзистора (7,„, О, Вследствие высокого сопротивления канала закрытого транзистора Т„и низкого сопротивления канала открытого транзистора Т, напряжение на выходе близко к нулю (Е = 0).
Ток, протекающий через структуру, достаточно мал. При х = 0 транзистор Т» закрыт, так как для него !(7,«( ( < )(7„, !, а транзистор Т„открыт, поскольку (7,„) (у„щ ) О, Сопротивление канала транзистора Т„велико, а сопротивление канала транзистора Т„мало, в связи с чем ток здесь также весьма мал, а выходное напряжение близко к — Е, (Е = 1), Мощность, потребляемая схемой, не превышает единиц микрозатт, причем ее рассчитывают, исходя не из статического режима работы, а из динамического. Зто объясняется тем, что мощность потребляется схемой от источника главным образом на этапах ее переключения. Ф Логические элементы ИЛИ вЂ” НЕ, И вЂ” НЕ.
Логический элемент ИЛИ вЂ” НЕ на МДП-транзисторах с однотипными каналами проводимости получают заменой в элементе НЕ (рис. 3.36, в) одного управляющего транзистора группой из и управляющих транзисторов (рис. 3,37, а). Число входов элемента определяется числом параллельно включенных транзисторов. Все транзисторы схемы создаются на общей полупроводниковой подложке с общим потенциалом. Общий вывод подложки объединяют с точкой «земля» схемы.
При наличии логической «1» хотя бы на одном нз входов схемы Рис. 3.37, а один из управляющих транзисторов открыт и на выходе присутствует логический «0». Уровню логической «1» по входу и выходу соответствует потенциал, близкий к — Е,, превышающий пороговое напряжение транзисторов; уровню логического «0» — потенциал, близкий к нулю, меньший (7„,р. Схема элемента И вЂ” НЕ на однотипных МДП-транзисторах показана на рис. 3.37, б. Она содержит общий нагрузочный транзистор ~ч и группу из и последовательно включенных управляющих тран- зисторов. На выходе схемы будет действовать сигнал логичес только при всех одновременно открытых управляющих трагтз. (х, = хз =- ...
= х„ = !). Схемы элементов ИЛИ вЂ” НЕ, И вЂ” НЕ на дополняющи„:-., транзисторах (комплементарных Мх(П-структурах) получают,. последовательного соединения группы транзисторов одного т хг тз (> (( (( а) Рис. 3.37. Схемы логических элементов ИЛИ вЂ” НЕ (и) и И вЂ” НЕ '. (б) на однотипных М)(П-транзисторах параллельного соединения группы транзисторов другого (рис. 3.38, а, б). Тем самым сохраняется описанная специфика ра транзисторов в элементарной комплементарной г'(ДП-структу В схеме логического элемента ИЛИ вЂ” НЕ (рис.
3,38, а) посл вительно соединяют нагрузочные, г параллельно — управляю транзисторы. Управляющие транзисторы образуют нижнее пле -сс с Рнс. 3.33. Схемы логических элементов ИЛИ вЂ” НЕ (а) н И— НЕ (б) на аополниющих М)(П-транзвсторах 230 я с которого сиимаетса выходное нгпРЯжеиие, а нагРУзочные )дГл „Ры — верхнее плечо делителя. Проводящему состоянию ягеля г-чр „плеча соответствует непроводящее состояние верхнего изисто и наоборот. Например, при х, = 1 и ка = О нижнее плечо ,ни его ит ток ввиду открытого состояния транзистора Т„(Р = О), ле"а проводи иее плечо не проводит тока вследствие закрытого состояния а верх вязи „нстора Т»о При х, =- к« = О транзисторы Тю и Т, закрыты, а тра нзисторы Тго Тя, откРыты (Р ==- !).
В схеме рис. 3.38, б нагрузочные транзисторы включены паралио а управляюшие - — последовательно, что соответствует пост- лельи иию схемы И вЂ” НЕ. При х, = 1 и х, = О транзисторы Т, и Т„, ыты, а транзисторы Т„, и Тга закрыты (Т =- 1). При х, = х, - ! транзисторы Тг» и Тг, открыты, а транзисторы Т„и Т„» закрыты (г — ). Подобяым образом реализуютск логические элементы на комплечеятарных МДП-структурах и на болыпее число входов. й Зиз. ТРИГГЕРЫ В импульсной и цифровой технике широко используются функциональные узлы, способные сохранять двоичную информацию (состояяия «О», «1») после окончания действия входных ямпульсов. Такие функциональные узлы называют т р и г г е р а и и, Указанное свойство триггера обусловлено тем, что факторами, воздействующими на его состояния, являются не только внешние управляющие сигналы, но и сигналы самого триггера (сигналы обратной связи).
В интегральной микросхемотехнике триггеры выполняют лиГо яа основе логических интегральных элементов, либо как завершенный функциональный элемент в виде микросхемы. Интегральн»яе триггеры характеризуются большим разнсюбразпем. Их отличают функциональный признак, определяющий поведение тРиггера при воздействии сигнала управления, а также используемый способ управления. По функциональному признаку Различают триггеры типов )х-Я,)у, Т, /-К и др. По с и особ у у и- Р а в л е и и я триггеры подразделяют на асинхронные и тактируемые. В асинхронных триггерах переключение нз одного состояния в другое осуществляется непосредственно с поступлением сигнала на информационный вход.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
