Программа схемотехнич моделир Micro-Cap 8 М.А.Амелина 2007-600RM (967609), страница 88
Текст из файла (страница 88)
ыигнигю задержка заднего фронта ЯТАТ08 относительно момента появ- стоверных данных льная задержка заднего фронта ЯТАТОЯ относительно момента юи %Ф Г Минимальное время установления аналогового напряжение на выходе Типовое время установления аналогового напряжение на выходе Максимальное время установления аналогового напряжение на выходе Функционапьные цифровые бпоки 428 (Гуогралтп <келютехнического л~оделирпсккия МкгоСар-8 Логические выражения (~од!с Ехргевв(опв).
Поведение этих блоков описывается с помощью логических выражений. Задержка распространения сигнала между двумя узлами (Р1п-1о-р1п де)аув). Позволяет задавать правила вычисления задержек распространения сигнала между двумя выводами. Указанные правила представляют собой логические выражения, основанные на свойствах входов блока. Блоки проверки временных соотношений (Сопв(га1пкв). Позволяют проверить соблюдение временных ограничений и выдать предупреждающие сообщения в случае их нарушения.
Временные ограничения включают минимальную длительность импульса (рц)зе мб!Ь), максимальную частоту импульсов, время установки триггера, время удержания сигнала и другие ограничения, определяемые пользователем. Перечисленные блоки широко используются в библиотеке цифровых интегральных схем программы МС8 (О!дйа! (.1Ьгагу). Следовательно, нет особой необходимости овладевать правилами их использования, поскольку можно просто применять модели необходимой серии интегральных схем. Однако если необходимо построить модель цифрового компонента, которого нет в библиотеке 01дйа1 (.!Ьгагу, то информация, приведенная ниже, может оказаться востребованной.
Логические выражения ((.од!с Ехргевв(опв) Примитив /од!с ехргеззгоп позволяет описать поведение достаточно сложного цифрового устройства. Позволяет определить выходные сигналы функциями стандартной булевой алгебры, используя в качестве переменных для этих выражений входные, временные и выходные состояния. Формат 8Р!СЕ 0<имя> ! 001СЕХР(<кол.
входов>,<кол, выходов>) +<узел цифрового питания> <узел цифровой земли> +<первый входной узел>...<последний выходной узел> +<первый выходной узел>...<последний выходной узел> +<имя временной модели> +<имя модели вход-выход> +[М!чТУМХО(.У=<селектор временной задержки>] +(1О (.ЕЧЕ(.=<селектор подсхемы интефейса>] + 1 ОС!С:<логические выражения>*. Формат схем !И!ого Сар-8 Компоненты типа Сод]с ехргвззюпз обычно создаются в виде текстового БР!СЕ-файла.
Они не часто используются в виде схемного компонента, однако такие случаи есть ((.од(с2Х1, Сод!с2Х2). Именно эти примитивы с логическими выражениями включены в библиотеку компонентов М!сгосар-8. Ниже приведен атрибут, специфичный для рассматриваемого компонента 1од]с ехргеээюп. Все остальные атрибуты стандартные и повторяют перечисленные ранее при описании логических элементов. Атрибут г.ООгС: (.00!С:(<логическое выражение>).
/3. ЗЕоаеопроеаное Чпфроаажуетроаеппо 429 Значение атрибута представляет собой полное логическое выражение или его имя, раскрытое в текстовой области директивой .ОЕРПЧЕ. Следует отметить обязательное присутствие ключевого слова '! 00!С перед (<логическим выражением>). Примеры: (.ОРЕХР1; должно быть определено директивой .Ое()пе в текстовой области ПОЮ!С: С=(А ! В З С); обязательно ключевое слово '! 00!С 100!С ТЕМР11 — (ПЧ1 л ПЧ2 З ПЧЗ л ПЧ4) 1 ОС!С ТЕМР12 — (ПЧ1 ПЧ2 ( ПЧЗ л ПЧ4) ЬОС)С: 00Т1 = (ТЕМР11 $ ТЕМР12 ) Специальные поля для редактора компонентов Р!пв <число ВХОДОВ, числО выходов>. Редактор компонентов МС8 (Согпропеп1 едйог) имеет специальное поле 'Р!пэ' для рассматриваемого класса блоков.
Это поле нельзя редактировать непосредственно. Вместо этого необходимо щелкнуть мышью и просто добавить входной или выходной вывод. Теперь о том, как следует определять имена и расположение выводов данных компонентов. Данные компоненты используются преимущественно для моделирования реальных серий ИС, поэтому хранятся главным образом в виде подсхем в текстовых библиотечных ЗР1СЕ-файлах. Поскольку все они имеют различное количество входных и выходных выводов, то используется неограниченное количество комбинаций выводов для формирования логических функций.
Так как компонент в библиотеке компонентов требует указания имен и расположения выводов, размещение примитива с произвольным логической функцией в библиотеке невозможно. Поэтому в составе библиотеки имеются только 2 подобных компонента и то главным образом для иллюстративных целей. Оновное назначение компонентов 1од1с ехргеэьйоп — использование в составе текстового файла библиотеки 01д!1а! ЫЬгагу. Поскольку компоненты из этой библиотеки могут применяться в составе моделируемых схем непосредственно, реальная мощь элементов 1од)с ехргеввюп проявляется при создании моделей коммерческих интегральных схем (дешифраторы, мультиплексоры, АЛУ и т.
п.). Определения ! ОИС. Отмечает начало одного (или серии) логических выражений. <Логическое выражение> имеет одну из следующих форм. <промежуточная переменная>=(<логическое выражение>). <имя выходного узла>=(<логическое выражение>). <Промежуточная переменная> — переменная, значение которой не используется для функции выходного узла компонента, создается для временного употребления в промежуточных <логических выражениях>. Использование промежуточных переменных упрощает и улучшает читабельность и по- 430 ГГ!логроилта олеллотелничегного лтодетироеоння МтоноСар-8 нимание логической функции компонента как единого целого, а также позволяет снизить количество возможных ошибок.
<Имя выходного узла> — имя одного из выходных узлов. Присвоение данному узлу <логического выражения> приведет к формированию ее на данном выходном выводе с временными параметрами, определяемыми временной моделью (Нгп!пд гпог)е!). <Логическое выражение> — произвольное логическое выражение, записанное в соответствии с правилами, указанными в табл. 13.18, принимающее в зависимости от состояния входящих в него переменных одно из следующих пяти цифровых уровней — (О, 1, й, Р, Х). Выражение должно быть заключено в фигурные скобки.
Если выражение слишком длинное, его можно переносить на следующую строку, используя в ее начале символ продолжения предыдущей строки (+). Таблица 13.18. Обозначения логических операций Приоритет деиеиие ние е отрица 2 щее ИЛ ОВ) Операндами логического выражения могут быть: ° <Входные узлы>. ° Ранее определенные <промежуточные переменные>. ° Ранее определенные <выходные узлы>. ° Логические константы: 'О, '1, 'В, 'Е и 'Х. Именам постоянных логических состояний (констант) обязательно предшествует апостроф. Круглые скобки также могут использоваться при записи логических выражений. Формат временной модели ( Т1пнлд то0е1) Временная модель имеет стандартный формат для вентиля ()ОАТЕ; .МОСЕ(. <имя модели> 0ОАТЕ ([параметры модели)).
Поведение компонента при моделировании. Серия операторов, расположенная за ключевым словом (.06!С, выполняется при каждом изменении цифрового состояния любого входного (выходного) вывода компонента. Каждый оператор логического присваивания вычисляется в порядке расположения его в атом блоке. Выражения в операторах не имеют временных задержек, за исключением операторов присваивания значений выходным узлам.
Значение функции в любом выходном узле ассоциируется с временными задержками из временной модели. Следует отметить, что обычно все задержки временной модели устанавливаются в нулевое значение. Вместо них реальные задержки цифрового компонента из библиотеки моделируются постановкой выходного буфера — компонента р!и-!о-р!и г)е!ау. Эти компоненты 13 Моделироаание Кифровыл усяропстд 431 обеспечивают логическое управление задержками, используя справочные параметры микросхемы. При атом внутренние обратные связи (в серии операторов после ключевого слова ьОО1С) запрещаются, т. е.
переменные, используемые в логических выражениях, должны быть заранее известны, т. е, рассчитаны предварительно. В качестве примера см. определение полного сумматора 748ЗА в библиотеке цифровых ЯР!СЕ-подсхем 010000.1.1В. Генераторы цифровых сигналов (81!лтц1ив Яепега1огв) Цифровые схемы обычно требуют при моделировании источников цифровых сигналов для моделирования работы устройства и его тестирования. Такие устройства генерируют во времени последовательность цифровых состояний для моделирования схемы.
Генераторы цифровых сигналов являются цифровыми эквивалентами источников аналогового сигнала: 81й), Р!.1ьЗЕ, 08ЕВ, Ч и 1. В МС8 существует 2 типа таких сигналов: самостоятельные генераторы цифровых сигналов (ЯТ1М) и файловые генераторы цифровых сигналов (ЕЗТ1М). ЯТ!М-генератор использует командный язык для создания виртуального цифрового сигнала любой формы.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
