Программа схемотехнич моделир Micro-Cap 8 М.А.Амелина 2007-600RM (967609), страница 83
Текст из файла (страница 83)
Если передний фронт синхросигнала приходит в момент стабильного состояния 0-входа (как, например, показано на рис. 13.4, б), неопределенности не возникает и состояние О-выхода предсказуемо. Паразитные импульсы вследствие логических состязаний Если момент точного поступления смены состояния сигнала на входы цифрового устройства неизвестен, на выходе может возникать паразитный короткий импульс (0!1(сп) или неопределенное состояние Х. Эти условия относятся к временным состязаниям, или, как их еще называют, к логическим гонкам. Существует несколько типов логических гонок: ° гонки сходимости, 401 13 ЧоделароааТтае тТа4роаь1хуетройеота ° гонки в результате накопления неопределенности, ° критические гонки. Гонки сходимости (Соптгегдепсе 78акегг1в) Гонки сходимости имеют место, когда два сигнала, приходящие на входы логического вентиля, имеют перекрытие неопределенности времен их прихода (рис.
13.5). Подобные гонки выражаются для данного случая возникновением на выходе паразитных переходов О-Х-О или О-Гх-О . Эти паразитные переходы можно рассматривать как возможные короткие импульсы, ширина которых может увеличиваться при увеличении времени перекрытия неопределенных состояний двух входных сигналов логического вентиля. Рис. 13.5. Логические гонки сходимости Гонки из-зв накопления неопределенности Наихудшее сочетание задержек активизируется в том случае, если МГ4ТТ'МХОьУ=4.
В атом случае программа анализа добавляет между специфицированной минимальной и максимальной задержками условно нарастающее состояние П при каждом переходе из О в 1 и условно спадающее состояние при каждом переходе из 1 в О. Если сигнал, кроме того, проходит через вентиль с наихудшими задержками, то неопределенность смены состояний возрастает (рис. 13.6, а).
8 б Т 10 2 4 б 8 ТРХХМН=1 ТРХХМХ=2 техеаам ТРХХМХ=2 Рис. 13.6. Гонки в результате накопления неопределенности Поскольку сигнал проходит через добавочные цепи, неопределенность накапливается в точке, где разные неопределенности перекрываются, как в примере рис. 13.6, б. Как следствие начала условно спадающего состояния в момент 7 программа пытается ввести условно спадающее состояние в момент 8=7+1.
Но в этот момент уже предопределено условно нарастающее состояние (8=6+2). Таким образом, в момент 8 возникает неоднозначность, М1сгоСАР показывает паразитный импульс неопределенного уровня Х в момент времени 8. Накапливаемая неопределенность — основная проблема схем, имеющих обратную связь через инвертор с выхода на вход (генераторы импульсов). Для анализа таких схем параметр МИТУМХО(.У вентилей, образующих генератор, должен отличаться от 4 (наихудший случай). 402 Программа ехалотел««нес«ого м одел нрооон не МлсгоС«р-8 Критические гонки Гонки сходимости и накопления задержек показывают потенциальные проблемы, возникающие при проектировании и моделировании цифровых схем.
Если возникающие паразитные импульсы вызывают переключение триггеров или других устройств с памятью в непредусмотренные состояния, то они становятся критическими, поскольку могут нарушить алгоритм работы всего устройства. Модель вход-выход, аналоговый и цифровой интерфейсы Когда цифровые и аналоговые компоненты схемы объединяются между собой, то программа автоматически вставляет между ними подсхему интерфейса (модель вход-выход — )/О тобе!), определяющую правила взаимодействия цифровой и аналоговой части. Эта подсхема не отображается на схеме моделирования, но в точке соединения цифрового и аналогового компонентов появляются не один, а два узла — цифровой и аналоговый. Интерфейсная подсхема содержит аналоговые компоненты (резисторы, конденсаторы, диоды и транзисторы), а также ЗР)СЕ-описания аналого-цифровых либо цифроаналоговых преобразований и аналоговый источник питания преобразовательных схем (более подробно см.
в 13.5). Эти подсхемы обеспечивают трансляцию аналоговых сигналов на цифровые узлы и цифровых сигналов на аналоговые узлы, т. е. осуществляют «перевод» сигналов между аналоговыми и цифровыми компонентами схемы. Возможно также дополнительное изменение источника питания любого выбранного интерфейса. Это осуществляется путем модификации его подсхемы, М!сгоСАР также создает добавочные узлы в интерфейсе между аналоговой и цифровой схемой. Создание и обозначение этих узлов чрезвычайно важно для понимания способов вывода на экран графиков сигналов.
Аналоговые и цифровые узлы Существует два типа узлов: аналоговые и цифровые. Что происходит, когда аналоговый узел соединяется с цифровым узлом? МС8 разрывает электрическую связь между узлами и добавляет в место разрыва интерфейсную схему, соединяющую оба узла. Интерфейсная схема выбирается из набора моделей вход-выход ()/О тобе!) в соответствии со значением атрибута ГО ! Е1ГЕ~. Выбор модели основывается на следующих соображениях (табл.
13.4). Таблица 13.4. Выбор модели аналого-цифрового интерфейса Поведение 0 создает уровни В, Р, и Х 0 не создает уровни В, Р, и Х к же, каки ! ене! 1 к же, каки ! ене!2 13 Моделирооаоке Вофрооых»отройста 403 Если аналоговый узел подсоединяется к цифровому выходу (рис. 13.7, а), то используется подсхема интерфейса преобразования из цифрового сигнала в аналоговый — О!оА. При этом создается новый цифровой узел — 2$0ТОА на выходе цифровой схемы и интерфейсная схема 0ТОА, определяемая параметром Ю (.ЕЧЕ(..
Интерфейсная схема включается между новым цифровым выходным узлом и аналоговым узлом (рис. 13.7, а). поток о~о 2 к ««кеАсе скк«1 а Рис. 13.7. Расщепление схемных узлов при соединении аналогового и цифровою компонентов Если аналоговый узел подсоединяется к цифровому входу, тогда используется подсхема интерфейса преобразования аналогового сигнала в цифровой. При этом создается новый цифровой узел, 2$АТО0, и интерфейсная схема АТО0, определяемая параметром Ю (.ЕЧЕ(.. Интерфейсная схема включается между новым цифровым узлом и аналоговым узлом (рис. 13.7, 6).
Если аналоговый выход подсоединяется к цифровым входу и выходу одновременно, тогда используется подсхема преобразования цифрового сигнала в аналоговый. При этом создается новый цифровой узел, 2$0ТОА, и интерфейсная схема 0ТОА, определяемая параметром Ю (.ЕЧЕ(.. Интерфейсная схема включается между новым цифровым узлом и аналоговым узлом (рис. 13.7, в). При этом потенциал аналогового узла на цифровой вход не воздействует. Состояние цифрового входа определяется исключительно состоянием цифрового выхода. Проблемы интерфейса для трехстабильных схем Когда имеются цифровые входные и выходные узлы, соединенные между собой, и при этом выходной цифровой узел представляет собой выход 3-стабильной схемы или схемы с открытым коллектором, подсоединение резистора к этому узлу приводит к возникновению высокоимпедансного состояния на цифровом входе. Это происходит, поскольку резистор используется не для подачи цифрового сигнала на вход вентиля, т.
е. не выполняет «подтягивающую» функцию. Для преодоления этой проблемы существуют следующие правила организации интерфейса с 3-стабильными схемами: ° в 3-стабильных узлах, подключенных к цифровым входам, ни в коем случае нельзя использовать аналоговые резисторы (см. рис. 13.8, а); 404 Прогрохтма схемогоехничеккого моделирования МгсеоСар-8 ° в 3-стабильных узлах следует использовать специальные подтягивающие резисторы ри11ир или ри!1г!оитп (рис. 13.8, б); Правильный аналоговый интерфейс Правильньй цифровой интерфейс Неудачный аналоговый интерфейс, возникает 2 на входе вв т косо т1т ~ Рис.
13.8. Обеспечение аналого-цифрового интерфейса для схем с открытым коллектором и 3-стабильных схем ° Если аналоговый резистор все же необходим, следует отделить цифровой 3-стабильный выход от цифрового входа низкоомным резистором (рис. 13.8, в). Схемы интерфейсов Модельный параметр 10 (.ЕЧЕ(.
указывает, какой из четырех возможных интерфейсов вход-выход должен быть использован. Если КО (.ЕЧЕ(.=0, то интерфейсная схема задается параметром О!О!О(.Ч(. диалогового окна 61оЬа1 $еП(пуз. Интерфейсы !.етге1 1. Интерфейсы уровня 1 генерируют промежуточные логические уровни (й, Р, Х) внутри диапазона ЧП.МАХ...Ч)НМПт!.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
