Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 4)

Рис.6.1.5 Момент удержания и рабочий момент шагового двигателя.

Рис. 6.1.6 Форма тока в обмотках двигателя на разных скоростях работы.

Рис. 6.1.7 Зависимость момента от скорости.

6.2. Модуль сопряжения приводного модуля с центральным модулем

Микроконтроллер ATmega8 обладает удобным последовательным каналом USART. Центральный микроконтроллер ATmega 128, имеет два последовательных канала USART0, USART1. Таким образом, для сопряжения приводных контроллеров с центральным был выбран универсальный асинхронный интерфейс UART.

Универсальный синхронный и асинхронный последовательный приемопередатчик (USART) предназначен для организации гибкой последовательной связи.

Отличительные особенности:

• Полнодуплексная работа (раздельные регистры последовательного приема и передачи)

• Асинхронная или синхронная работа

• Ведущее или подчиненное тактирование связи в синхронном режиме работы

• Высокая разрешающая способность генератора скорости связи

• Поддержка формата передаваемых данных с 5, 6, 7, 8 или 9 битами данных и 1 или 2 стоп-битами

• Аппаратная генерация и проверка бита паритета (четность/нечетность)

• Определение переполнения данных

• Определение ошибки в структуре посылки

• Фильтрация шума с детекцией ложного старт-бита и цифровым ФНЧ

• Три раздельных прерывания по завершении передачи, освобождении регистра передаваемых данных и завершении приема

• Режим многопроцессорной связи

• Режим удвоения скорости связи в асинхронном режиме

УСАПП (USART) содержит блоки обнаружения данных и синхронизации для управления асинхронным приемом данных. Логика обнаружения синхронизации используется для синхронизации с внутренним генератором скорости связи для обеспечения возможности ввода последовательной посылки с выв. RxD. Логика обнаружения данных осуществляет выборку и фильтрацию (ФНЧ) каждого входящего бита данных, тем самым увеличивая помехоустойчивость приемника. Рабочий диапазон асинхронного приема определяется точностью встроенного генератора скорости связи, точностью скорости входящей посылки и размером посылки (количество бит).

Асинхронный поиск синхронизации

Логика обнаружения синхронизации синхронизирует во времени работу приемника с входящей последовательной посылкой. На рис. 2.3 иллюстрируется процесс поиска старт-бита во входящей посылке. Частота выборок в 16 раз выше скорости связи для нормального режима и 8 раз выше для режима удвоения скорости. Горизонтальные стрелки иллюстрируют возможный уход синхронизации в процессе выборки. Обратите внимание на более высокую разсинхронизацию во времени при использовании режима удвоения скорости (U2X = 1). Выборки, обозначенные номером 0, соответствуют состоянию ожидания на линии RxD (т.е. при неактивной связи).

Риc.2.3. Выборка старт-бита

Если логика обнаружения синхронизации определяет переход из высокого (состояние ожидания) к низкому (старт) состоянию на линии RxD, то инициируется последовательность действий по обнаружению старт-бита. Примем, что выборка 1 означает первая выборка с нулевым значением. Тогда по выборкам 8, 9, 10 в нормальном режиме и выборкам 4, 5, 6 в режиме удвоения скорости определяется действительность старт-бита (на рисунке эти выборки помещены в рамку). Если две или более из этих выборок имеют единичное состояние (принцип мажоритарного голосования), то старт-бит отклоняется как ложный, а приемник продолжит поиск следующего перехода из 1 в 0. Однако если определен действительный старт-бит, то логика обнаружения синхронизации оказывается засинхронизированной, после чего вступит в силу логика обнаружения данных. Процесс синхронизации повторяется для каждого старт-бита.

Асинхронный поиск данных

После обнаружения старт-бита начинает работу логика обнаружения данных. Блок обнаружения данных использует цифровой автомат с 16 состояниями в нормальном режиме работы и с 8 состояниями в режиме удвоения скорости. На рисунке 2.4 показана выборка бит данных и бита паритета. Для каждой выборки указан номер, который соответствует номеру состояния цифрового автомата блока обнаружения данных.

Рис. 2.4. Выборка данных и бит паритета

Определение логического уровня принимаемого бита данных происходит с помощью мажоритарного голосования по трем выборкам, расположенных по центру принятого бита. Центральные выборки выделены на рисунке путем размещения их в рамке. Процесс мажоритарного голосования состоит в следующем: если две или все три выборки имеют высокие уровни, то принятый бит фиксируется как лог. 1. Если две или три выборки имеют низкие уровни, то принятый бит фиксируется как лог. 0. Процесс мажоритарного голосования, по сути, представляет собой фильтр низких частот для входящего сигнала с вывода RxD. Процесс обнаружения повторяется до полного завершения приема посылки, в т.ч. первый стоп-бит. Обратите внимание, что приемник определяет только первый стоп-бит посылки, а второй игнорируется. На рисунке 2.5 отображен процесс выборки стоп-бита и начальный момент возможности обнаружения старт-бита следующей посылки.

Рис. 2.5. Выборка стоп-бита и следующего старт-бита

Принцип мажоритарного голосования, рассмотренный на примере стоп-бита, аналогично распространяется и на другие биты в посылке. Если обнаруженный стоп-бит имеет нулевое значение, то устанавливается флаг ошибки посылки FE.

Новое изменение из 1 в 0 будет воспринято как стоп-бит новой посылки, если это изменение произошло после выборки последнего бита, используемого при мажоритарном голосовании. Для режима с нормальной скоростью первая выборка с низким уровнем может находится в позиции, обозначенной А на рисунке 2.5. Для режима удвоения скорости появление низкого уровня допускается позже (точка В). Точка C соответствует полному завершению передачи стоп-бита. Использование раннего обнаружения старт-бита влияет на рабочий диапазон приемника (допустимое расхождение частот при фиксированном формате посылки).

6.3. Модуль приводного контроллера блока управления

ПРИНЦИПИАЛЬНАЯ ЭЛЕКТРИЧЕСКАЯ СХЕМА показана на рис. 1. (АС)

рис. 6.3.1 Приводной контроллер ( ВИД С ПЕРВОЙ СТОРОНЫ)

рис. 6.3.2 Приводной контроллер ( ВИД СО ВТОРОЙ СТОРОНЫ)

Приводной контроллер блока управления приводами представляет собой функционально завершенный модуль, выполненный в виде печатной платы размером 80х56 мм, и отвечает общим требованиям. Основные из них:

• простота, малая стоимость и доступность;

• открытая конструкция, что позволяет наглядно демонстрировать его практическое конструктивное исполнение;

• функциональная законченность оборудования;

• высокая надежность работы, обеспечиваемая путем защиты от зависания, а также реализацией тестирующих программ.

Центральным элементом приводного контроллера является микроконтроллер D4 типа Atmega8. Питание контроллера +5В обеспечивается с материнской платы блока управления через разъём DIN1 (VCC – контакты 20,21). D2 – микросхема драйвера L297, отвечающая за формирование временных последовательностей. От микроконтроллера D4 на D2 подаются следующие управляющие сигналы: CLK - частота повторения шагов; CW/CCW – направление вращения двигателя; HALF/FULL – полушаговый/полношаговый режим; RST – устанавливает фазы в исходное состояние (ABCD = 0101); EN – разрешение работы микросхемы; CTRL - задает режим работы ШИМ-регулятора.

C помощью резистора R7 регулируется V ref – опорное напряжение, подаваемое на микросхему D2, которое задает пиковую величину тока при ШИМ-регулировании.

D3 – микросхема питания обмоток L298. С D2 на D3 подаются управляющие сигналы управления переключением обмоток. Так же на D3 подаётся напряжение питания двигателя +24В с разъёма DIN1 (контакты 17,18,19). Выходы на обмотки двигателя также выведены на разъём DIN1 (A – контакты 6,22; B – 7,23; C – 8,24; D – 9,25). Сигналы связи центрального контроллера с приводным RXDBUS и TXDBUS выведены на контакты DIN1: 31, 32 соответственно.

Сигналы с концевых датчиков KEY0, KEY1 с разъёма DIN1 (контакты 10-26 и 11-27) поступают на микросхему D1, а с неё на входы внешних прерываний микросхемы D4: INT0 – ножка 32, INT1 – ножка 1. С D4 на DIN1 (контакт 30) передаётся сигнал прерывания на центральный контроллер IRQSL.

В состав приводного контроллера входит разъем XT1, служащий для подключения программатора AVR910. Программирование микроконтроллера осуществляется через последовательный периферийный интерфейс SPI, в режиме последовательного программирования.

Сигнал сброса RESET выведен на контакт 14 разъёма DIN1. Так же на DIN1 выведен и ряд других служебных сигналов.

6.4 Модуль центрального контроллера системы управления

ПРИНЦИПИАЛЬНАЯ ЭЛЕКТРИЧЕСКАЯ СХЕМА показана на рис. 2 (АС)

Рис 6.3.1 а Центральный контроллер ( ВИД СВЕРХУ)

Рис 6.3.1 б Центральный контроллер ( ВИД СНИЗУ)

Центральный контроллер управления представляет собой функционально завершенный модуль, выполненный в виде печатной платы размером 217х180 мм, и отвечает общим требованиям. Основные из них:

• простота, малая стоимость и доступность;

• малое энергопотребление;

• открытая конструкция, что позволяет наглядно демонстрировать его практическое конструктивное исполнение;

• функциональная законченность оборудования (наличие интерфейсов и т.п);

• реализация режима работы в реальном масштабе времени;

• функционально-модульный принцип построения блока, позволяющий видоизменять структуру управляемой сети;

• высокая надежность работы, обеспечиваемая путем защиты от зависания, а также реализацией тестирующих программ;

• хорошо разработанное и отлаженное программное обеспечение для модуля.

Электрическая принципиальная схема центрального контроллера наглядно представлена на рис. 6.4.:

Она имеет в своем составе следующие блоки:

• Центральный блок

• Блок связи с ПК

• Блок входов ТО

• Блок выходов ТО

• Блок связи с приводными контроллерами

Центральный блок

Основой центрального блока является микроконтроллер D1 типа Atmega128. Питание микроконтроллера формируется с помощью микросхемы D18, которая прообразовывает 24 вольтовое питание от источника питания в стабилизированные 5 вольт. Функции монитора питания выполняет элемент DA1, который при понижении напряжения питания ниже установленного порога в 4.2В формирует для микроконтроллера сигнал «сброс». Питание на плату подается через клеммники X11 и X12.

Генератор тактовых импульсов предназначен для внешней синхронизации м/к и представляет собой кварцевый резонатор, подключаемый к выводам XTAL1 и XTAL2 кристалла. Источник тактовых сигналов должен обеспечить следующие характеристики:

- длительность низкого уровня сигнала - не менее 20 нс;

- длительность высокого уровня сигнала - не менее 20 нс;

- времена фронтов нарастания и спада сигнала - не более 20 нс;

- минимальное уровень напряжения синхросигнала - не менее 2.0 В;

- максимальный уровень напряжения синхросигнала - не более 7.0 В.

Характеристики

Список файлов учебной работы