Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 4)

Data Sheet Report

Maximum External Clock Speeds

Clock	fEXT(MHz)	Reason
C	125.000	Limited by Clock Pulse Width for C

Setup/Hold Times for Clocks

Clock to Pad Timing

Clock C to Pad
Destination Pad	Clock (edge) to Pad
Y	12.000
Y	12.000
Y	12.000
Q	7.000
Q	7.000
Q	7.000

Clock to Setup Times for Clocks

Clock to Setup for clock C
Source	Destination	Delay
Q.Q	Q.D	7.500
Q.Q	Q.D	7.500
Q.Q	Q.D	7.500

Pad to Pad List

Source Pad

Destination Pad

Delay

Number of paths analyzed: 0
Number of Timing errors: 0
Analysis Completed: Wen Nov 22 14:58:51 2008

Результаты временного моделирования представлены на рис.2.40.

Рис.2.40

Задержка сигнала на выходе:

Результаты моделирования подтверждают правильность функционирования спроектированного устройства.

Программирование не может быть завершено до конца, так как кабель не подключен.

4. СОДЕРЖАНИЕ ОТЧЕТА

1. Наименование работы.

2. Цель работы.

3. Задание согласно заданному варианту.

4. Тестовый файл.

5. Графические результаты функционального моделирования.

6. Результаты моделирования в табличной форме.

7. Файл функциональной модели устройства на языке Verilog.

8. Отчет о проведении трансляции.

9. Отчет о выполнении этапа размещения и трассировки.

10. Результаты выполнения этапа размещения и трассировки в схематической форме.

11. Результаты временного моделирования.

12. Выводы.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

Кузелин М.О., Кнышев Д.А., Зотов В.Ю. Современные семейства ПЛИС фирмы Xilinx. Справочное пособие. – М.: Горячая линия-Телеком, 2004.

ОГЛАВЛЕНИЕ

Работа №1. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx. Создание проекта, схемотехническое описание

устройства и его синтез………..…………………….……………………3

Работа №2. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx. Размещение и трассировка, моделирование и

программирование ПЛИС структуры CPLD…...………...……….……45

Библиографический список……………………………………………..98

Тем. план 2009, поз. 18

СИЛАЕВА Татьяна Александровна

ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ

НА ОСНОВЕ ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМ

Редактор Л.А.Митина

Компьютерная верстка Т.А.Силаевой

Подписано в печать . .09

Бумага офсетная. Формат 60x84 1/16.

Печать офсетная. Усл. печ. л. Уч.-изд. л

Тираж экз. Зак.

Отпечатано с готового оригинал-макета.

Издательство МАИ-ПРИНТ

(МАИ), Волоколамское шоссе, 4, Москва, А-80, ГСП-3 125993

Типография Издательства МАИ

(МАИ), Волоколамское шоссе, 4, Москва, А-80, ГСП-3 125993

100

Характеристики

Список файлов книги