OSN (722031), страница 2
Текст из файла (страница 2)
Формула для сигнала S:
S=E1+E2+S1+S2=A0B0+A1B1+A1+B1+A2+B2=A0+B0+A1+B1=S1+S2
Таблица 2.
Таблица истинности промежуточного блока и карты Карно для сигналов Е и S.
Карта Карно
для сигнала E
| E1 | S1 | E2 | S2 | E | S | S1 | S1 | ||||||||||||||||
| 0 | 0 | 0 | 0 | 0 | 0 | E1 | 1 | 1 | X | X | E2 | ||||||||||||
| 0 | 0 | 0 | 1 | 0 | 1 | v | X | 1 | X | X | E2 | ||||||||||||
| 0 | 0 | 1 | 0 | X | X | E1 | X | 1 | 1 | X | |||||||||||||
| 0 | 0 | 1 | 1 | 1 | 1 | 1 | E2 | ||||||||||||||||
| 0 | 1 | 0 | 0 | 0 | 1 | v | S2 | S2 | S2 | ||||||||||||||
| 0 | 1 | 0 | 1 | 1 | 1 | ||||||||||||||||||
| 0 | 1 | 1 | 0 | X | X | Карта Карно | |||||||||||||||||
| 0 | 1 | 1 | 1 | 1 | 1 | для сигнала S | |||||||||||||||||
| 1 | 0 | 0 | 0 | X | X | ||||||||||||||||||
| 1 | 0 | 0 | 1 | X | X | S1 | S1 | ||||||||||||||||
| 1 | 0 | 1 | 0 | X | X | E1 | 1 | 1 | X | X | E2 | ||||||||||||
| 1 | 0 | 1 | 1 | X | X | X | 1 | X | X | E2 | |||||||||||||
| 1 | 1 | 0 | 0 | 1 | 1 | E1 | X | 1 | 1 | X | |||||||||||||
| 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | E2 | ||||||||||||||
| 1 | 1 | 1 | 0 | X | X | S2 | S2 | S2 | |||||||||||||||
| 1 | 1 | 1 | 1 | 1 | 1 | ||||||||||||||||||
v - комбинации получившиеся при нормальной работе дешифратора.
x - запрещенная комбинация, появляется только в том случае, если E1=1 и S1=0 или E2=1 и S2=0.
2.1.3 Расчет выходного блока
Из промежуточного блока в выходной поступают сигналы E1, S1, Е2 и S2. Эти сигналы необходимы, для формирования сигнала сообщающего об ошибке. После логических операций в выходном блоке, на его выходе формируется сигнал ERR. Таблица истинности и карта Карно для этого сигнала приведены в табл. 3, после всех логических преобразований формула для сигнала ERR получится следующая:
ERR=E1+E2+S1ŸS2+S1ŸS2
Таблица 3.
Таблица истинности и карта Карно для сигнала ERR
| E1 | S1 | E2 | S2 | ERR | Карта Карно | ||||||||||||||||||
| 0 | 0 | 0 | 0 | 1 | для сигнала ERR | ||||||||||||||||||
| 0 | 0 | 0 | 1 | 0 | v | ||||||||||||||||||
| 0 | 0 | 1 | 0 | X | S1 | S1 | |||||||||||||||||
| 0 | 0 | 1 | 1 | 1 | E1 | 1 | 1 | X | X | E2 | |||||||||||||
| 0 | 1 | 0 | 0 | 0 | v | X | 1 | X | X | E2 | |||||||||||||
| 0 | 1 | 0 | 1 | 1 | E1 | X | 1 | 1 | X | ||||||||||||||
| 0 | 1 | 1 | 0 | X | 1 | 1 | E2 | ||||||||||||||||
| 0 | 1 | 1 | 1 | 1 | S2 | S2 | S2 | ||||||||||||||||
| 1 | 0 | 0 | 0 | X | |||||||||||||||||||
| 1 | 0 | 0 | 1 | X | |||||||||||||||||||
| 1 | 0 | 1 | 0 | X | |||||||||||||||||||
| 1 | 0 | 1 | 1 | X | |||||||||||||||||||
| 1 | 1 | 0 | 0 | 1 | |||||||||||||||||||
| 1 | 1 | 0 | 1 | 1 | |||||||||||||||||||
| 1 | 1 | 1 | 0 | X | |||||||||||||||||||
| 1 | 1 | 1 | 1 | 1 | |||||||||||||||||||
v - ERR=0, ошибки нет - нормальная работа дешифратора.
x - запрещенная комбинация, получается только в том случае, если E1=1 и S1=0 или E2=1 и S2=0.
2.2 Описание работы принципиальной
схемы
Сигналы с выходов дешифратора поступают в входной блок на выводы 1,2,4,5,8,10,12,13 - DD1 и DD2, далее формируются сигналы E1,S1 на выводе 3, E2,S2 на выводе 6, E1’,S1’ на выводе 8 и E2’,S2’ на выводе 11 м/cх DD1 и DD2. Эти сигналы поступают в промежуточный блок, в результате чего появляются новые сигналы, нужные для дальнейшей проверки: E1 вывод 2 DD6, S1 вывод 3 DD4, E2 вывод 4 DD6 и S2 вывод 6 DD4. Последним, завершающим этапом являются логические операции в выходном блоке, который в зависимости от этих сигналов сформирует выходной сигнал ERR. Если сигнал ERR=0, то ошибки нет, ERR=1 есть ошибка.
Работу данной схемы можно рассмотреть на примерах.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
