44936 (664030), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

от 256 до 16384 бит со схемами дешифрации.Статические ОЗУ в зависимости от принципа построения накопителя имеют словарную или матричную организацию. При словарной организации ОЗУ обращение производится одновременно к запоминающим элементам нескольких разрядов, соответствующих некоторой части слова или всего слова. Основными достоинствами ОЗУ со словарной организацией является простота базовой ячейки, и минимальное число шин управления, необходимых для реализации накопителя. Важное значение имеет также и то обстоятельство, что при словарной

организации матрицы БИС в виде m одноразрядных слов удается обеспечить минимальную мощность рассеяния в режиме записи и считывания.

Обобщенная структура БИС со словарной организацией матрицы приведена на рисунке 13. Код адреса n-разрядного слова подается на адресный дешифратор, который выбирает нужное слово. Адресный усилитель возбуждает соответствующую словарную шину и слово, код которого поступает на входные разрядные шины, записывается в выбранную строку матрицы согласно коду адреса. Аналогично, с помощью разрядных усилителей производится считывание выбранного слова в выходной регистр.

При матричной организации БИС возможно обращение к любому ЗЭ накопителя независимо от других элементов, расположенных на той же БИС. Микросхемы с матричной организацией называют также ОЗУ с разрядной организацией или с двукоординатной выборкой.

Обобщенная структурная схема БИС ОЗУ с матричной организацией приведена на рисунке 14. Код адреса ячейки поступает на адресные дешифраторы, которые выбирают в накопителе нужную строку и столбец. Выборка ячейки происходит по принципу

с овпадения сигналов возбуждения соответствующих шин по двум координатам. При матричной организации ОЗУ часто используется метод выборки столбца с помощью селектора данных. Для чтения по линиям , соответствующим столбцам, содержимое всех элементов строки посылается в селектор, который выбирает бит одного столбца в соответствии с заданным адресом и выдает этот бит на выходную линию данных. Специальные схемы в запоминающем элементе осуществляют как доминирование

Рисунок 14- Матричная организация БИС ОЗУ.

поступающего извне значения, так и сохранение этого значения в ЗЭ выбранной строки. При разработке ОЗУ большой ёмкости (≥16 Кбит) применяется микросхемы ОЗУ динамического типа, в которых увеличение ёмкости достигается за счет уменьшения числа элементов и как следствие уменьшение занимаемой площади. Уменьшение числа элементов происходит при использовании динамических запоминающих ячеек, в которых информация хранится в виде заряда соответствующих ёмкостей. Ток утечки обратно смещенного p-n перехода имеет значение не более 10^-10 А, а ёмкость накопительного конденсатора не превышает 0,1-0,2 пФ, следовательно постоянная времени разряда конденсатора t≥1 мс. Поэтому для выдачи состояния низкого или высокого уровня сигнала на выходе БИС необходимо осуществлять периодическое восстановление информации (или её регенерацию) с периодом t_REF ≤1÷2 мс.

Таким образом, главные отличия динамических устройств памяти от статических заключаются в следующем: отсутствует источник питания запоминающих ячеек; необходимы логические схемы, обеспечивающие регенерацию ячеек; обрамление требует более сложных схем; максимальная простота схемы накопителя, для обеспечения минимально занимаемой площади; меньшая потребляемая мощность.

Итак, проведя сравнительный анализ принципов работы и основных характеристик статических и динамических устройств памяти выберем ОЗУ статического типа со словарной организацией К537РУ8 условное обозначение которой и наименование выводов показаны на рисунке 15.

Данная ИМС содержит матрицу запоминающих элементов 2048*8 , представляющую собой накопитель ёмкостью 16384 бит (16 Кбит), дешифраторы адреса строк (DCK) и столбцов (DCS), блок управления СИ, адресные и выходные формирователи и разрядные усилители записи-считывания. Режим работы устанавливается с помощью сигналов CS1, CS2, W/R

Параметры микросхемы:

Организация 2К*8;

Ucc 5В;

Т цикла 200нс;

Сн 50пФ;

Свх 10пФ;

Тип корпуса 239.24-2;

Т аблица 6- Истинность микросхемы KP537PУ8.

Рисунок 15- Интегральное исполнение ИМС КР537РУ8.

1.1.7 Постоянное программируемое запоминающее устройство КР556РТ17.

В настоящее время разработаны и выпускаются ПЗУ нескольких типов:

- ПЗУ масочного типа;

- программируемые ПЗУ;

- электрически программируемые ПЗУ;

- электрически программируемые ПЗУ с ультрафиолетовым стиранием.

Масочные ПЗУ – микросхемы, в которых информация записывается при изготовлении с фиксированным рисунком межсоединений, определяемым маской (шаблоном). В ПЗУ запоминающие элементы объединены в двухкоординатную матрицу, образованную при пересечении совокупности входных (чисел) и выходных (разрядов) информационных шин. В местах пересечений шин могут быть включены диоды, биполярные транзисторы и МОП-транзисторы. Наибольшее распространение получили ПЗУ на МОП-транзисторах ввиду технологической простоты и связанной с этим возможностью получения высокой степени интеграции, а так же малой потребляемой мощностью. Запись информации в масочное ПЗУ производится с помощью сменного заказного фотошаблона. Документом, определяющим хранимую в накопителе информацию, является карта заказа на данную микросхему. Изготовление маски довольно дорого, но с помощью одной маски можно запрограммировать любое число модулей памяти. Следовательно, масочные ПЗУ рентабельны при крупносерийном производстве.

Постоянные запоминающие устройства, допускающие однократное программирование у заказчика – это микросхемы, в которых состояние ячеек можно задать уже после изготовления устройства (создав либо разрушив перемычки). Наибольшее распространение получили перемычки в виде плавких вставок (например из нихрома или поликремния), которые можно избирательно пережечь, с помощью внешнего источника тока. Накопитель ППЗУ представляет собой матрицу на биполярных транзисторах с плавкими перемычками, включенными последовательно с эмиттерами транзисторов, т.е функциональная схема БИС ППЗУ аналогична схеме масочного ПЗУ.

Программирование БИС ППЗУ разных серий производится на специальных устройствах-программаторах. В табл.1 приведены некоторые типы отечественных программаторов

Постоянные запоминающие устройства, допускающие многократное программирование и сохраняющие информацию при отключении питания (Errasеble-Programmable-Read-Only-Memory – стираемая программируемая память только со считыванием) – микросхемы, использующие элементы коммутации, которые можно устанавливать в одно (замкнутое) состояние избирательно, а в другое (разомкнутое) – коллективно. Программирование таких ПЗУ сводится сначала к коллективной установке всех перемычек в одно состояние, что равносильно стиранию ранее записанной информации и последующей поочередной установки нужных перемычек в другое состояние.

Электрически программируемые ПЗУ характеризуются сочетанием положительных качеств ПЗУ – энергонезависимым хранением информации и высокой удельной плотностью её записи с возможной многократной сменой информации, как в ОЗУ.

Микросхемы со стиранием ультрафиолетом представляют собой РПЗУ на основе лавинно-инжекционных МОП-транзисторов с плавающим затвором, в которых запись информации осуществляется электрическим способом, а для стирания информации требуется облучение ультрафиолетовым излучением.

Мы для своего микропроцессорного комплекта выберем наиболее простой тип ПЗУ это программируемое постоянное запоминающее устройство КР556РТ17 емкостью 4 кбит (512 х 8) с тремя состояниями на выходе;

Таблица 7- Виды программаторов и их возможности.

Рисунок 16- Интегральное исполнение ИМС КР556РТ17.

Характеристики

Список файлов реферата