62415 (597561), страница 2
Текст из файла (страница 2)
Коэффициент объединения по входу Коб определяет максимальное число входов цифровых микросхем.
Базовые логические элементы
Существуют три базовых логических элемента, выполняющих логические операции сложения, умножения и отрицания: элемент И, элемент ИЛИ и элемент НЕ (инвертор), которые обозначаются на принципиальных электрических схемах как показано на рис.1
Рис. 1. Базовые логические элементы.
Работа логического элемента может быть представлена таблицей истинности, в которой указаны состояния входов (A,B и т.д.) и выходов (F):
Элемент И F=A.B Элемент ИЛИ F=A+B Элемент НЕ F=A
| Вх A | Вх B | Выход F |
| Вх A | Вх B | Выход F |
| Вход | Выход |
| 0 | 0 | 0 |
| 0 | 0 | 0 |
| 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | ||
| 0 | 1 | 0 | 0 | 1 | 1 | ||||
| 1 | 1 | 1 | 1 | 1 | 1 |
Знак отрицания (инверсии) обычно обозначается чертой над буквой 
, а на принципиальной схеме - кружком у соответствующего вывода. Практическая реализация инвертора на биполярном и МОП транзисторах показана на рис.2. Количество входов у логического элемента может быть больше двух, в этом случае тоже можно легко построить таблицу истинности. В практических схемах иногда существуют незадействованные входы, которые нужно соединить, в соответствии с логикой схемы, с общим проводом (землей) или через резистор с проводом питания (для ТТЛ-схем Uпит=+5В).
Рис. 2. Инвертор на основе биполярного и МОП транзисторов
Комбинируя базовые логические элементы, можно получить достаточно сложную схему. Для схемы ИЛИ различают обычное ИЛИ (включающее) и исключающее ИЛИ.
| Исключающее ИЛИ | Элемент ИЛИ-НЕ | |||||
| Вх A | Вх B | Выход F | Вх A | Вх B | Выход F | |
| 0 | 0 | 0 | 0 | 0 | 1 | |
| 1 | 0 | 1 | 1 | 0 | 1 | |
| 0 | 1 | 1 | 0 | 1 | 1 | |
| 1 | 1 | 0 | 1 | 1 | 0 | |
Триггеры
Триггер - электронное устройство, которое может находиться в двух устойчивых состояниях, поэтому они применяются в статических оперативных запоминающих устройствах (СОЗУ) как элемент памяти на один бит информации. Триггеры подразделяются на тактируемые (синхронные) и нетактируемые (асинхронные). Синхронный триггер меняет свое только при подаче определенного сигнала на тактируемый вход, причем тактирование может, осуществляется как по уровню ("1" или "0"), так и по фронту сигнала (переход "1" -> "0" или наоборот). Различают RS, D, T и JK триггеры. На рис.3 показана реализация асинхронного RS-триггера на ИЛИ-НЕ элементах (подумайте: как реализовать RS-триггер на И-НЕ элементах). Входы триггера обозначены буквами R (reset-сброс) и S (set-установка). Таблица истинности RS-триггера на элементах ИЛИ-НЕ приведена ниже.
| S | R | Q | Qinv |
| 0 | 0 | 0 | Qinv |
| 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 1 | x | x |
Здесь состояние S=1 и R=1 является неопределенным (проанализируйте работу схемы и скажите почему?).
Рис.3 RS-триггер
D-триггер (delay-задержка) имеет два входа: D - информационный и C - тактовый (рис,4 А) и работает с нижеприведенной таблицей),тактирование осуществляется передним фронтом):
| C | D | Q | Qinv |
| 0->1 1->0 | 0 1 | 0 1 | 1 0 |
Более сложную функциональную нагрузку может нести JK-триггер (рис. 4 B). J и K - входы такого устройства - управляющие, а C - тактовый. Подавая на входы J и K логические "1" и "0" можно установить необходимое состояние выхода Q, т.е. JK-триггер работает как RS-триггер. Когда J=K=1 данное устройство перебрасывается в противоположное состояние (по приходу тактового импульса) т.е. работает как двоичный счетчик (или Т -триггер). состояние J=K=0 - хранение информации. Кроме J и K входов схема может иметь и нетактируемые R и S входы. Работу JK-триггера можно представить таблицей:
| J | K | Q | Qinv |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Здесь Q и Q* - состояние выхода до и после прихода синхроимпульса на вход С.
Рис. 4 D-триггер (A) и JK-триггер (B).
Регистры, счетчики, дешифраторы
Регистры - схемы, служащие для кратковременного запоминания многоразрядных двоичных чисел и состоящие из нескольких триггеров. Различают регистры с параллельным и последовательным вводом и выводом информации. Регистры сдвига имеют последовательный вход и параллельный выход, т.е. могут служить для преобразования последовательного кода в параллельный. Регистры, в которых сдвиг информации возможен как вправо, так и влево, называются реверсивными. На рис.5 показан регистр К155ИР1.
Рис.5 Регистр К155ИР1 в качестве кольцевого счетчика.
Здесь входы D1-D4 - для приема параллельного кода, а вход I - для приема последовательного, Q1-Q4 - выход информации в параллельном коде. Запись параллельного кода с D1-D4 происходит при V="1" и поступлении на тактовый вход C1 импульса. Запись последовательного кода осуществляется с входа I при V="0". После поступления 4 тактовых импульсов на вход С2 на выходах Q1-Q4 будет параллельный код.
Замкнув в кольцо регистр сдвига можно получить кольцевой счетчик, например как на рис.5. Начальная установка осуществляется при V="1" подачей импульса на С1. В счетном режиме, когда V="0" и тактовые импульсы поступают на С2, наблюдается сдвиг логической единицы по кольцу на выходах Q1-Q4: 1000, 0100, 0010, 0001 и т.д. с коэффициентом пересчета равным 4. Возникновение случайной помехи ("0") на D1 приведет к стиранию "бегающей" единички. Соединив выходы Q1-Q4 через элемент ИЛИ-НЕ с входов I получим кольцевой счетчик с коэффициентом 5 без влияния помех.Простейшим счетчиком с модулем счета 2 может служить триггер. Соединив последовательно N триггеров получим двоичный счетчик с модулем счета 2N. Различают суммирующие и вычитающие, а также реверсивные счетчики (рис.6А). Здесь Т(+) и Т(-) - счетные входы, R и S - установочные входы, Q1-Q4 - выходы.
Рис.6 Реверсивный счетчик и дешифратор.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
