62746 (588822), страница 10

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 10)

Сам = Σ N ПС_i * КЧР_i/i = 1 РР_i

где: Сам – сумма амортизационных отчислений, руб.;

N – количество оборудования;

ПС_i – первоначальная стоимость i-го оборудования, руб.;

КЧР_i – количество часов работы i-го оборудования;

РР_i – ресурс работы i-го оборудования, час.

Из постановления правительства Российской Федерации от 1 января 2002 года “О классификации основных средств, включаемых в амортизационные группы” ресурс работы компьютерного оборудования составляет 3 - 5 лет. Пусть ресурс работы перечисленного ниже оборудования составляет 3 года 5 месяцев, что соответствует примерно 30000 часам.

Результаты расчета приведены в таблице 6.3

Таблица 6.3 Амортизационные отчисления.

Амортизационные отчисления составили:

Сам = 108 руб. 00 коп.

6.8 НАКЛАДНЫЕ РАСХОДЫ

Накладные расходы включают расходы на управление и хозяйственное обслуживание, которые относятся ко всем работам, выполняемым в организации НИР, и составляют 150% от основной ЗП и общезаводские расходы, которые составляют 50% от основной ЗП.

З_нр = ЗП_осн · (1.5 + 0.5), (6.8)

З_нр = 3806 руб. 72 коп.

6.9 КАЛЬКУЛЯЦИЯ ЗАТРАТ

Таблица 6.4

Таким образом, общая сумма затрат на научно-исследовательскую разработку составила:

ЗАТРАТЫ = 7111 руб. 78 коп.

Вывод: Приведённые выкладки, призваны показать руководителю предприятия или фирмы, какая часть работы составит основные расходы при разработке программного продукта для частичной модернизации аппаратуры релейных защит и противоаварийной автоматики. Учитывая общие затраты на создание АКА РЗ и ПА приведённые затраты являются экономически целесообразными и обоснованными в свете общего перехода связной аппаратуры от аналоговой формы к цифровой.

ПРИЛОЖЕНИЕ 1

СТРУКТУРНАЯ СХЕМА ЦИФРОВОГО ПРИЕМНИКА

ПРИЛОЖЕНИЕ 2

Функциональная схема АКА-16 ПРМ

ПРИЛОЖЕНИЕ 3

Функциональная схема управления реле команд

Описание работы функциональной схемы управление реле приема команд

Управление остальными реле построено по аналогичной схеме.

Схема работает следующим образом.

На транзисторе VT1 блока БВ1 построен параметрический стабилизатор напряжения. В исходном состоянии значение напряжения +UK на выходе источника (эмиттер транзистора VT1) равняется 6 В, что недостаточно для срабатывания реле, расположенных на кроссплате КП5. Таким образом, даже при появлении ложной (помеховой) команды на включение реле от блока ПРЦ, реле включено не будет.

Для включения реле выполняются следующие действия.

От блока ПРЦ в блок БВ1 поступает сигнал на включение ключа AV5. Ключ включается и шунтирует параметрический стабилизатор. Напряжение +UK поднимается до +24В. Значение напряжения +UK постоянно контролируется с помощью компаратора DA1, сигнал с которого через оптопару AV4.1 поступает на блок ПРЦ.

От блока ПРЦ на вход оптопары AV1.1 уровнем логического нуля поступает сигнал на включение реле. С выхода оптопары, через один из ключей элемента DD6, сигнал включения, уровнем (0,5-1,0) В поступает на обмотку реле. Реле включается.

Во включенном состоянии, через обмотку реле протекает ток, который открывает соответствующий ключ элемента DD7. Сигнал с выхода ключа, через оптопару AV5.1 поступает в блок ПРЦ для контроля включения реле.

Выключение реле происходит в обратном порядке.

Номинал резистора R1 подобран таким образом, что ключи элемента DD7 открываются даже при пониженном напряжении +UK (6 В). Таким образом, можно в тестовом режиме проверять целостность обмоток реле путем имитации включения реле на пониженном напряжении.

Значение пониженного напряжения +UK (6 В) выбрано исходя из напряжений срабатывания (18 В) и отпускания (12 В) реле.

ПРИЛОЖЕНИЕ 4

/* ADSP-2191 interrupt vector table */

/* locations based upon default interrupt priority at reset. */

/* peripheral mapping to specific interrupts is user-definable. */

/* define external and global variables & labels */

EXTERN start;

//#include "def2191.h"

//.section/pm seg_ivt;

section/pm IVreset;

/* RESET: 0x000 - 0x01F */

JUMP start;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* powerdown: 0x020 - 0x03F */

.section/pm IVpwrdwn;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* loop & PC stack: 0x040 - 0x05F */

.section/pm IVstackint;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* Emulator Kernel/single step: 0x060 - 0x07F */

.section/pm IVkernel;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* Host Port DMA: 0x080 - 0x09F */

//.section/code IVint4;

// RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

// RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* SPORT0 Receive: 0x0A0 - 0x0BF */

//.section/code IVint5;

// RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

// RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* SPORT0 Transmit: 0x0C0 - 0x0DF */

//.section/code IVint6;

// RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

// RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* SPORT1 Receive: 0x0E0 - 0x0FF */

//.section/code IVint7;

// RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

// RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* SPORT1 Transmit: 0x100 - 0x11F */

.section/code IVint8;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* SPORT2 Receive or SPI0: 0x120 - 0x13F */

.section/code IVint9;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* SPORT2 Transmit or SPI1: 0x140 - 0x15F */

.section/code IVint10;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* UART Receive: 0x160 - 0x17F */

.section/code IVint11;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* UART Transmit: 0x180 - 0x19F */

.section/code IVint12;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* Timer A: 0x1A0 - 0x1BF */

.section/code IVint13;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* Timer B: 0x1C0 - 0x1DF */

.section/code IVint14;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/* Timer C, PF Interrupt 0 & 1, Memory DMA: 0x1E0 - 0x1FF */

.section/code IVint15;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI; RTI;

/*row.dsp*/

/*

*******************************************************************

*

* input: sr1 - input sample

* ouput: dm(wns), dm(result), dm(result2);

* shifted: ar, ax0, ax1, ay0, ay1, mx0, mx1, my0, my1, mr

*

*******************************************************************

*/

#include "def2191.h"

#define nsecs 3

#define datalen 2*nsecs+2

#define coeflen 5*nsecs

//nsecs

#define sftcnt 1

#define Buflen 50

#define Hilb_len 102

#define nflt 1

.section/dm seg_dmdata;

.var result[1];

.var result2[1];

.var rowoutput[1], fkoutput[1], n_1;

//.var wns[datalen*nflt];

.var wns[datalen];

.var CurBuffer;

.var Buffer1[Buflen];

.var Buffer2[Buflen];

.var Buffer3[Buflen];

.var Buffer4[Buflen];

.var BufferF1[4*Buflen];

.var BufferOut[16];

.var BufferOutPtr=BufferOut;

.var row_output;

.var Filt2Buf[6];

.var Filt3Buf[6];

.var ptr_Filt2Buf;

.var ptr_Filt3Buf;

.var ptr_FreqPhase;

.var PredResult;

.section/pm seg_pmdata;

/* Config Start Start DMA Next descriptor

word page address count pointer

------ ------ ------ ----- ------

*/

.var _RD_DMA_CONFIG1[5] = 0x8001, 0x0010,Buffer1, Buflen

_RD_DMA_CONFIG2;

.var _WR_DMA_CONFIG1[5] = 0x8003, 0x0000,Buffer1, Buflen,

_WR_DMA_CONFIG2;

.var _RD_DMA_CONFIG2[5] = 0x8001, 0x0010,Buffer2, Buflen,

_RD_DMA_CONFIG3;

.var _WR_DMA_CONFIG2[5] = 0x8003, 0x0000,Buffer2, Buflen,

_WR_DMA_CONFIG3;

.var _RD_DMA_CONFIG3[5] = 0x8001, 0x0010,Buffer3, Buflen,

_RD_DMA_CONFIG4;

.var _WR_DMA_CONFIG3[5] = 0x8003, 0x0000,Buffer3, Buflen,

_WR_DMA_CONFIG4;

.var _RD_DMA_CONFIG4[5] = 0x8001, 0x0010,Buffer4, Buflen,

_RD_DMA_CONFIG1;

.var _WR_DMA_CONFIG4[5] = 0x8003, 0x0000,Buffer4, Buflen,

_WR_DMA_CONFIG1;

.section/pm seg_pmdata;

//.var gain = "dat\gain25.DAT";

//.var coeff[coeflen*nflt]="1140.DAT";

#include "lpf.dsp";

#include "hilbert.dsp"

Характеристики

Список файлов ВКР