Бройдо В.Л., Ильина О.П. Архитектура ЭВМ и систем (2006) (1186249), страница 22
Текст из файла (страница 22)
Например, сигнал «1», поступивший на вход 5, на выходе ф триггера установит низкое напряжение, поступающее оттуда на вход Я, и будет восприниматься как сигнал установки триггера в состояние «0». Аналогичная картина наблюдается при установке триггера в состояние «Огы высокое напряжение, поступающее в этом случае с выхода ф на вход Я, будет поддерживать триггер в состоянии «0». При подаче импульса «1» на счетный вход Т этот импульс пройдет только через тот вентиль (схему АХ()), который пропускает его на раздельный вход, переключающий триггер. Например, если триггер находится в состоянии «1», при поступ- Элекгронные и логические схемы некоторых базовых компонентов компьютера 109 ленин импульса на вход Т будет открыт вентиль, пропускающий импульс на вход Я, и триггер переключится в состояние «Ом Принципиальная электрическая КМОП-схема К-Б- +Е триггера, выполненного по транзисторно-транзисторной технологии, показана на рис. 6.12.
Тз Т« Для установки триггера в состояние «1» следует подать импульс «1» (или высокое напряжение) на точку (5, зз). Этот сигнал пРойдет на затвоРы тРанзистоРов э ч гг.й Т, и Т;. транзистор Тз с каналом типа п откроется, транзистор Т„с каналом типа р закроется. Напряжение на стоке Т, (точка тз, зз) станет низким. Низкое напряжение пройдет на затворы транзисторов Т, и Тз: Т, Тз Т, с каналом типа и закроется, а Т, с каналом типа р откроется.
На стоке транзистора Т, появится высокое напряжение, которое пройдет на затворы транзисто- Рис. 6.12. и-$-триггер ров Т, и Т, и будет поддерживать состояние «1» триг- нв кмоп-транзисторах гера до тех пор, пока на вход ()т, Тз) не поступит высокое напряжение (или импульс). Информация с триггера считывается с его выходов путем опроса их через схемы АХП: если на выходе, который подключен к одному входу схемы АХР, высокое напряжение, то сигнал опроса пройдет и будет нести информацию о состоянии триггера.
Триггеры используются при организации запоминающих регистров и счетчиков. При этом в регистрах обычно используются триггеры с раздельными входами, а в счетчиках — со счетными. Логическая схема 3-разрядного регистра с вентилями (схемами АХП) для ввода и считывания информации показана на рис. 6.13. аз ез аз в« Эз П~ Зг Пз Зз Лз .и Л« Рио. 6.13. Логическал схема регистра Глава В. Логические основы построении вычислительной машины В каждом т-м разряде регистр содержит К-Б-триггер Т; и подключенную к нему для считывания информации схему «АХР— вентильм 1. Считывание информации из регистра: при подаче импульса считывания, опрашивающего схемы А)хц) всех триггеров, на разрядные выходы а; поступит «1» через те вентили, триггера которых были в состоянии «1». 2.
Запись информации в регистр: Запись может выполняться в однотактном или двухтактном режимах. В однотактном режиме на соответствующий вход каждого триггера подается «1». В двухтактном режиме все входы К всех триггеров подключаются к одному проводу установки «0», по которому сначала все триггеры обнуляются, а затем на входы 5 тех триггеров, которые нужно установить в «1», подается соответствующий импульс. На рис. 6.14 показана логическая схема 4-разрядного двоичного счетчика.
Этот счетчик считает от 0 до 15, а затем 16-м импульсом сбрасывается в О. 3! я1 зз нз зг из Рис. 6.14. Логическал схема двоичного счетчика На счетный вход каждого следующего триггера через вентили пройдет импульс со входа счетчика, только если все предыдущие триггеры стояли в состоянии «1». На рис. 6.15 показана логическая схема десятичной тетрады двоично-десятичного счетчика — он представляет собой двоичный счетчик с циклом обнуления через 10 импульсов (считает от 0 до 9).
Импульс обнуления счетчика формируется от каждого 10-го импульса, поступающего на вход счетчика (при наличии в счетчике кода 1001, то есть 9). Запись информации в счетчик не через счетный вход и считывание показаний счетчика выполняются так же, как в двоичном регистре. На рис. 6.16 показана логическая схема дешифратора 3-разрядного двоичного кода. Дешифратор по двоичному коду, поступающему на вход, выбирает один выход, на котором формирует сигнал «1»; на остальных выходах формируется сигнал «0».
У дешифратора и-разрядного двоичного кода может быть 2" выходов. В приведенной схеме и - 3, и следовательно 2з - 8 выходов. Например, сигнал «1» на 6-м Электронные и логические схемы некоторых базовых компонентов компьютера 111 выходе Дэ будет сформирован, если на вход поступил двоичный код 010, так как Уэ !21 !22 оэ ' ление В! Вг лг вэ нэ в. н, Рис.
6.16. Логическая схема тетрады двоично-десятичного счетчика Г1 = В! Вг Вз /1=В1 В2ВЭ й = В! Вг.аз й = В, вг'вэ 21 = В!'Вг'Вэ 61 = В! Вг Вэ Г! В!'В2'Вэ 21 — В1'В2'ВЗ вз вз Рио. 6.16. Логическая схема дешифратора вг вг В, В1 Таблица истинности дешифратора.
112 Глава В. Логические основы построения вычислительной машины Выполнение логических операций в компьютере В перечень машинных команд, которые используются при программировании, обязательно входят и некоторые логические операции. Чаше всего это операции ОК (ИЛИ), АЫР (И), ЫОТ (НЕ) и ХОК (сложение по модулю 2, иначе: исключаюшее ИЛИ).
Ой (ИЛИ) — логическое сложение Команда выполняет поразрядную дизъюнкцию (логическое сложение — операцию ОК) битов двух чисел; устанавливает 1 в тех битах результата, в которых была 1 хотя бы у одного из исходных операндов. Таблица истинности операции ОК. аОйЪ АМ0 (И) — логическое умножение Команда выполняет поразрядную конъюнкцию (логическое умножение — операцию АХР) битов двух чисел; устанавливает 1 в тех битах результата, в которых у обоих исходных операндов были 1. Таблица истинности операции АЫР.
а АЫР Ь 11З Вопросы дпв самопроверки ХОВ (исключающее ИЛИ) Команда выполняет операцию сложения по модулю 2 (отрицание равнозначности), устанавливает 1 в тех битах результата, в которых исходные числа отличались друг от друга. Таблица истинности операции ХОК. о ХОй 6 НОТ (НЕ) — операция отрицания Команда устанавливает обратное значение битов в числе (операция инверсии). Таблица истинности операции )ч'ОТ. гч'ОТ а Вопросы для самопроверки 1. Что такое алгебра логики? 2. Рассмотрите сферу использования алгебры логики в компьютерных системах. 3. Разберите процесс логического синтеза вычислительных схем.
4. Рассмотрите взаимные структурные конструкции логических схем ОК, АХ0, й1ОТ и 1чА)ЧО. 5. Назовите некоторые системы электронных элементов, на базе которых конструировались компьютеры. 6. В чем специфика элементов транзисторно-транзисторной логики? 7. Что такое полевой транзистор? Рассмотрите его структуру и принцип работы. 8. Сравните между собой биполярные и униполярные транзисторы. 9. В чем основные достоинства схем на КМОН-транзисторах? 10. Какие основные способы и технологии используются для обеспечения возможности повышения тактовой частоты микросхем? 11. Что представляет собой элемент оперативной памяти на полевых транзисторах? 12. В чем особенности структуры элемента флеш-памяти? 114 Глава Е.
Логические основы построения вычислительной машины 13. Что такое триггер? Нарисуйте его логическую структуру. 14. Рассмотрите принцип хранения информации на магнитных элементах РеВАМ и МАМ. 15. Рассмотрите структурные логические схемы регистра, счетчика, дешифратора. 16. Выполните логические операции ОК, АМЭ, ХОК и р1ОТ над двоичными числами. ГЛАВА 7 Основные блоки ЭВМ, их назначение и функциональные характеристики Структурная схема персонального компьютера представлена иа рис. 7.1. Рис. 7.1.
Структурная схема ПК 117 Микропроцессор Микропроцессор Микропроцессор (МП) — центральное устройство ПК, предназначенное для управления работой всех блоков машины и для выполнения арифметических и логических операций над информацией. В состав микропроцессора входят несколько компонентов: 0 Устройство управления (УУ): формирует и подает во все блоки машины в нужные моменты времени определенные сигналы управления (управляющие импульсы), обусловленные спецификой выполняемой операции и результатами предыдуших операций; формирует адреса ячеек памяти, используемых выполняемой операцией, и передает эти адреса в соответствующие блоки компьютера; опорную последовательность импульсов устройство управления получает от генератора тактовых импульсов.
О Арифметико-логическое устройство (АЛУ): предназначено для выполнения всех арифметических и логических операций над числовой и символьной информацией (в некоторых моделях ПК для ускорения выполнения операций к АЛУ подключается дополнительный математический сопроцессор). 0 Микропроцессорная память (МПП): предназначена для кратковременного хранения, записи и выдачи информации, непосредственно используемой в ближайшие такты работы машины; МПП строится на регистрах для обеспечения высокого быстродействия машины, ибо основная память (ОП) не всегда обеспечивает скорость записи, поиска и считывания информации, необходимую для эффективной работы быстродействующего микропроцессора.
Регистры — быстродействующие ячейки памяти различной длины (в отличие от ячеек ОП, имеющих стандартную длину один байт и более низкое быстродействие). Ы Интерфейсная система микропроцессора предназначена для сопряжения и связи с другими устройствами ПК; включает в себя внутренний интерфейс МП, буферные запоминающие регистры и схемы управления портами ввода-вывода (ПВВ) и системной шиной. Итак, интерфейс (1пгег(асе) — совокупность средств сопряжения и связи устройств компьютера, обеспечивающая их эффективное взаимодействие. Порт ввода-вывода (1/О ротс) — элементы системного интерфейса ПК, через ко- торые МП обменивается информацией с другими устройствами. [Л Генератор тактовых импульсов генерирует последовательность электрических импульсов, частота которых определяет тактовую частоту микропроцессора.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
