Прянишников В.А. Электроника. Курс лекций (1998) (1166121), страница 28
Текст из файла (страница 28)
Кроме этого находят при:",::: менение счетчики с одинарным кодированием, когда состояние счетчика представ:::;:;дело местом расположения одной-единственной единицы или одного-единствен::;:ного нуля ~кольцевые счетчики), и унитарное кодирование„когда состояние ,::. счетчика представлено числом единиц или нулей (счетчики Джонсона) Если коды расположены в возрастающем порядке, то счетчик называют сумз;.' ')енругощим (1)р-соппгег). счетчики, у которых коды расположены в убглвающем ,";::.-,порядке, называют вычитаклцими 1Розцп-соцпгег), а счетчики, у которых направ!.,';::;,ление перебора кода может изменяться, называют реверсивными (1)р!Розки :;" солп[ег) Если для работы счетчика требуется наличие синхросигпала, то такой счет!!;;::1нх называют синхронным Счетчики, которые работают без синхросигналов„ Д;.
„: Называют асинхронными Счетчики могут быть с предварительной установкой и без нее. Для предвари'„::, .тельной установки начального состояния счегчика используются специальные '!;:Входы предустановки. Установка начального состояния счетчика производится только ло специальной команде записи. Во время работы счетчика в счетном рржиме входы предустановки блокируются и на работу счетчика пе влияют. Счет";:,:.'::,.чики с предварительной установкой называют также программируемыми, так как ';::" .
еви позволяют изменять модуль счета К,, который можно рассчитать по формуле К=Я,2" +5„ч2' '+ "+5г2'+5 2'+Бе2", (14 1) -'~!!;" -'где ог= 0 или 1 Риадеа 3 Цифровые интегральные микросхемы По структуре счетчики делятся на последовательные (каскадные), параллельные и параллельно-последовательные, которые отличаются способом подачи счетных импульсов на входы разрядов счетчика. В последовательном счетчике счетные импульсы поступают только на вход первого разряда, а с его выхода перехо- .
дят на вход второго разряда. Таким образом, вход каждого последующего " разряда счетчика соединен с выходом предыдущего. В параллельном счетчике счетные импульсы одновременно поступают на входы всех разрядов счетчика, однако благодаря внутренней организации счетчика каждому счетному импульсу соответствует срабатывание только определенных разрядов. Для получения больших значений модуля пересчета используют каскадное '.: соединение параллельных счетчиков. Такие параллельно-последовательные счетчики имеют более высокое быстродействие, чем последовательные, и требуют меньших аппаратурных затрат, Обобщенная схема счетчика приведена на рис. 14.1. Счетчик СТ можно представить в общем случае как устройство, которое содержит входную логику, управляющую работой счетчика, и выходную логику, которая используется для,: указания окончания счета или формирования сигнала переноса Р.
Для приведения;.,': счетчика в начальное состояние используется сигнал сброса, поступающий на:!: вход Рс. Параллельный код для предварительной установки счетчика поступает на ,'. входы ас...5,. Сигнал разрешения параллельной загрузки М останавливает счет и,"- позволяет подготовленным на входах ос...Я., данным загрузиться в счетчик в момент прихода очерелносо тактового импульса С. Счетчик считает тактовые,. импульсы. поступающие на вход С, если присутствует сигнал разрешения счета на входе 1'.
Выходными сианалами счетчика обычно являются сигналы, снимаемые с выхо- .:,':,. дов отдельных разрядов Д, ., Д„, сигнал окончания счета или сигнал переноса Р. Асссссхршлсые счеалчики. Асинхронный суммирующий счетчик можно вьптаг- .:;~: нить на счетных триггерах любого типа. В большинстве случаев для этих целеи:,': используют УК- или," .Р-триггеры в счетном з СЮ режиме (см.
лекцию !3) Простейший четырех- ':. разрядныи счетчик на '- Ыа 5 СТ Р-триггерах состоит. из соединенных последе- !,,'р Ю, вательно четырех счет- ':,. са . Счетчик 3 ных триггеров, таким !м и образом, что выход ф::,;" каждого триггера соедвл С нен с входом Се„, послее,-- К дующего (рис. !4.2 л). '", Р(у~ При поступлении счет- ...,.„'; $ ных импульсов на вход: С, триггеры счетчвка -;-',„',,"' Рас. М 1 Обоб~цеа~ аа схема счссчика амаульссоа 13*о Лекция 14. Счетчики импульсов и егист ы ~;-:,оудуг изменять свои состояния, описываемые последовательно возрастающими ;,::роичными числами.
В табл. 14.1 приведена последовательность состояния выхо":-'дов триггеров такого счетчика. Для приведения счетчика в начальное состояние используется сигнал сброса :;;.И; поступающий одновременно на все входы Н триггеров. При построении асинхронного вычитающего счетчика достаточно заменить „:"'увзжоды Д триггеров на прямые выходы Д. В этом случае при поступлении им-;',яульса сброса Я на всех выходах счетчика установятся единичные уровни, а при ".;:.поступлении счетных импульсов на вход С, триггеры счетчика будут изменять ~;."гяои состояния, описываемые последовательно убывающими двоичными числами. Для построения асинхронного реверсивного счетчика, который может рабо-':;дать как в режиме суммирования, так и в режиме вычитания, можно с помощью ":логической схемы обеспечить подачу сигналов с инверсного выхода Д при сумми,;-'~ровании или с прямого выхода Д вЂ” при вычитании от предыдущего триггера на !'::.''счетный вход последующего, как показано на рис.
14.2 в. Эта схема включается ~::.14ежду выходом одного разряда счетчика и входом другого и, в зависимосги от :::управляющих сигналов — — сложение (11) или вычитание (т)), на вход последующе- Ь;.':уго разряда поступает сигнал переноса Р или сигнал займа Х а .: В асинхронном счетчике с приходом каждого последующего импульса на ~,';":вход С, переключаются сразу несколько триггеров. Однако переключение этих ~~:;,:.~ряГгеров происходит не одновременно, а с некоторой задержкой относительно ~:: друг друга.
Это приводит к задержке в установлении выходного кода после по':;сгулления счетного импульса на вход Сь При большом числе разрядов счетчика ~;-;:;:задержка выходного сигнала может быть значительной и сравнимой с периодом 1:.:,:лостУпленив счетных импУльсов на вход Сь Как видно из временных диаграмм, приведенных на рис. 14.2а, триггеры 1':,"в асинхронном последователыюм счетчике работают с различной частотой таГмяици 14.1 Состояния выходов четырехразрядного асинхронного двоичного счетчика Раздел 3. Циф овые иитсг альиые микросхемы Снст нмпу Установка «О» 1 2 3 4 5 6 7 8 9 10 1! 12 13 14 15 16 с, 02 ! ! ! ~ ~ ~ ! Д, )2!010з0с 010 переноса нма) Вв!натанов Рнс. 14 2 Схема аснпхрозп!Ого суммируыысго снсгниха на Гг-триггерах га), графини его выхолнвп) сн!напав 16) н схема переноса св) 14 переключения.
Максимальную частоту имеет первый триггер, а частоты переядЮ-.: ': ~~ чепия каждого последующего три!гера вдвое меньше. Поэтому в качестве первог0:,.~', триггера нужно использовать самый быстродействую!ций триггер, а оыстродей.;:,.~:;:,:;~!л ствие других триггеров может быть ниже. Для повышения быстродействия можно'::,::,',1 гакже использовать ускоренное формирование сипзала переноса между разрядамя':;;:,':.;:,)у! счетчика в) Сло С 0 ОИО 0011 0100 0101 ОПО ОП1 1ООО 1001 1010 1011 ИОО ПО! 1нб ИП ОООО жс!гнс Лекйия!4 Счетчики импульсов и екнет ы б) с, Рис 143.
схемы одноразрядных синхронных счетчиков суммирующего 1ар и вычитакядето (б) Рис. 14.4. Одноразрядный синхронный рсверсивный счет ~и~ Синхронные счетчики. Для построения синхронных счетчиков используют ';:: )взличные типы счетных синхронных триггеров. Схемы одноразрядных сипхрон,'!:~йй1х счетчиков приведены на рис. 14,3.
Эти схемы реализованы на синхронных ':,";счетных триггерах и логических злементах И для формирования сигналов перено- ,':. баР или займа У. Схема одноразрядною синхронного суммирующего счетчика, ;!'приведенная на рис. 14.3 а, реализована подключением счетного входа С, к счет'ве*: .
',.-::;кому'входу триггера, а для формирования сигнала переноса Р использовано логи!":ческое произведение сигнала разрешения счета 1' и выходного сигнала Д, т. с. ;,:Р=. РД. Переключение григу ера происходит по положительному перепаду сигнала о,';:йй входе С и при наличии сигнала разрешения на входе И При зтом ца выходе ":!тйяггера Д и выходе переноса Р устанавливаются уровни логической единицы.
;:;,:".Лри отрицательном перепаде сигнала па входе С' состояние триггера не изменяет::::,йся. Очередное переключение трипера произойдет только по новому положитель:;:-':;,яоиу перепаду импульса на входе С„при наличии сигнала разрешения на входе Р' ,'!,:". Йким образом, счетная ячейка обеспечивает синхронное деление па два частоты "", входных импульсов Двоичная вычитающая ячейка от- ~~:; Фичается от суммирующей тем, что пря- ~.";:;мой выход Д заменен на инверсный вы"-',::'Ход Д, На выходе такой ячейки форми- с- ††††—-- '1!~',::::;руется сигнал займа с = 1'1~. ос 1 Одноразрядный реверсивный счет- )я ' Д 'Чак'реализуется по схеме, приведенной ', Р~Х 'йе яа рис. 14.4. Для изменения направ- хс 1:;:, левил счета и формирования сигналов: 0 ,;;„'::;:переноса или займа использована ло~",:.".,:гическая схема 2И-ИЛИ.
Для изменения ттчт,' 'Направления счета введен специальный ,:."=.в-'щод И0 ь1)р/Ботвп): при Ш0= 1 схема -'~~',работает аналогично счетчику, изобра- Раэдел Х Циг оные ннтог альпые микросхемы женному па рис. 14.3 б, т. е. является суммирующим счетчиком, а при Ю(ЬгеО она - ', анало.нчна схеме, изображенной на рис.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
