Хоровиц П., Хилл У. Искусство схемотехники (5-е изд.,1998) (1151957), страница 135
Текст из файла (страница 135)
Так как передаюшие вентили являются лвунаправленными, эти мультиплексоры могут использоваться в качестве идемультиплексоров или дешифраторови, которые мы рассмоз'рим в следующем разделе Ъ'зхызааыаие Взт. Покажите, как зысзраясь мул . 1иплсксар на 4 ахала использз я а3 обычные аситили. 63 вентили с трама састояаиямн и л1 псехлаюзпис асазили. При каких обсзоязальпаах бзы прслпач~нзсльным аариаяз ар Иногда при разработке логических устройств може. оказаться, что потребуется производить набор из большего чясла входов. чем имеются В мультлзтек- Ря Ь 34 Карыииаанис мглы иалсксора соре.
Этот вопрос относится к обп1~ .' задаче расширения микросхем. катар заключается в использовании нескольких микросхем с небольшими индивндуал ными возможностями, и применяется лл" построения лешифраторов, памяти, Рб', . гистров сдвига, арифметически-логиче ких и других устройств. Как видно Вэ рис. 8.34, расширение выполняется оч~ ' просто Здесь показано. как имея дат мультиплексора на 8 входов 741-851 ло) 4 строить мультиплексор на 16 входов,'." Конечно, в схемах имеется дополнитечз','," пый адресный бит, которыи вы испсяь'-."1'.!' зуете для выбора олного устройства И4~~';.Р другого.
На невыбранном мультиплат' соре '15! выход з полдерживаетея:щ, низком уровне, что позволяет произвееф~';з объединение через вентиль ИЛИ. Ее!В!"". ВЫХОДЫ ИМЕЮТ Зрн СОСтаяНИя. тО раСщ3),''з ",., рение производится еше проше: лля э3пяь;-:„ досппочно непосредственно объеликя7)3!'-':~3!' выходы. ДЕМудытияЛЕИСОРЫ И диаияфрата!3~,аз. Входной сигнал принимается демулщйьз",. плексором и направляется им на один~";з' нескольких выходов в соответствияяя",.' двоичным кодом„действУюшим иа адр)~"'ззь ных входах. Остальные выходы в эт4~',".","-', случае находятся либо в неактивном й~",1"„; таянии, либо в состоянии разомкиуй~Ф-„;,, пепи.
Аналогично работает и дешиф)я~;;, тор. Единственное отличие сос ~ оит в тбеь~~-:;-; Чта На ВХОДЫ ПадаЕтея ТОЛЬКО 8ЛРЕС, В8)вч'.~! бужлаюший один из и возможных вы85)~- ." дов. На Рис. 8.35 показан такой пРЯВ)4318;"::к51 Дешифратор '138-"1 из 8"' имеет кизт!)йг!3, 'а о л 18 11'10 Ы дешифруемые выходы ° в" , 5. Деыифрмар л~ из 8ь на выходе. который соответст"' одному 3-разрядному коду !Вдре' яа остальных выходах - высокий В частности этот дешифратор 'ари входа разрешение все из кото ны быть активны (два — низкого -высокого уровня), иначе все вы ют высокий уровень. Основное е дешифратора заставить 'дить различные события. которые ' от состояния ксчетчика», который этим (скоро об этом тоже гюподробно) , раторы обычно используются 'пряжении с микропроцессором,.
з "еобхолимо выполни гь Различные я в зависимости от адреса. Мы ':,':,,рассматривать это детально в применением общего исполь' дешифратора является организа'63азрезкение) последовательности согласно достзккутого адреса, "го выходом двоичного счетчика ';:8.25). В заключение, о «брател схе— схеме '139, которая представляет лешифратор "1 из 4' с Раз одиночным Разрешением по низ'овшо На рис 8 36 показано как ' овать лва лепзифршора 1 из 8' 'б!38 для получения чепзифра.гора ' ". Как видно кз рисунка., при этом 8эозся внепшне элементы, посколь- 138 имеет входы разрешения Сцолярностер, ',кизкОГО и ВысокОГО з.) 8.38. Ьз»мсх1с рзасаы~иззс лосзраи.
,'а ззсп льз8изс»пл и: них лсз разрежения ,ьеаня лрз зих , О,— — — — — — -О, О, Рис 8.38. Нармпаааиис л ыифразора В КМОП-логике мультиплексоры. которые используют передаюшие вентили, также являются демультиплексорами. поскольку передающие вентили являюзся двунаправленными. Когда они используются таким образом, важно сознавать, что выходы, которые не выбраны.
Отключены Нагрузочный Резистор, или эквивалентный ему, должны быть использованы лля обеспечения правильного функционирования логики с такими выходами !ге же самые требования. что н с ТТЛ-вентилями с открьпым коллектором) Оушествует другой тип дешифраторов, кОто)зый ззбьршо ВХОдит В сОстаВ Всех лосических семейств Примером гакого 'езпнфра 1 О)за слхужьз ~ преобразОВатюхь двоична.десяти того ко,.а и семгзсегьчент яый с формирователями для управления цифровым индикатором 4, Эта схема в соответствии с двоична-десятичным колом. лействуюшим ка Входе, формиРует сигналы на всех выходных линиях, связанных со входами семисегмекпзого цифрового икдикатсзра. воспроизволящего десятичный символ Ъстройство такоео типа фактически является преобржювателем кодов но в обычной прак- 52х Глава а Бифровыс схемы 523 л Ы (ит) И.с.ип ( ивл .:,.
81 с мсл л '."М аеа аат ' Ю:мпарлтср тике исп. льчуегся название дешифратор. В табл. 8 6 в конце главы представлено большннсаво применяемых дешнфрагоров. срсоорсч влш. и лали ы ,к я~н-стс к ла ~ лссяаичльл !" ~ я Юл Приоритетиьй шифратор. Приорнте1 ный шифратор формнруе ~ на выходе двоичный код, сооаве~с~вующии входу с наивысшим номером (прнорн еа ом), который возбуждается.
Наиболее часто эта схема используется в аналого-цифровых преобразователях с параллельным преобразованием (см. следующую главу) и в проектировании микропроцессорных сиз ем. Примерами устройств такого типа являются схема '148 8-входовый (3 выходных разряда)приоритетный шифратор н схема "147 10-входовын. Увражакипс 8.20.
Спрссь-:чр и с прсятсишин Су,с указыва ь какск ьл «саырш вх лсч имсс; вы жип урсюн~ ~вес сс*апл ыс вхйлы т лины имать низкий урсвснь) Сумматоры и другие арифметические устройства. На рис 8.37 изображен 4-разрядный полный сумма *, ор. Он прибавляет 4-разрялное двоичное число А., к 4-разрядному числу В, и вырабатывает на выходе 4-разрядную сумму 5, плюс разряд переноса П,„, Для суммирования больших величин сумматоры можно наращивать Для этой цепи претусмотрен вход П, на коаорый поступает выха дной сиг нал переноса от предыдушеа о (младше' о) сумматора. На рис.
8,38 показано. как строп'ся схемы для суммирования двух Х-разрядных двонччых чисел, 8-ааара иаи:инна,аьсс' ' рис Х:8 Нлчашивани суммачср; -ра -Ф; Часто в качестве сумматоров нспоЛ~', м» зуюч.ся арифметико-логнческне устрой~;, ва (АЛУ). Эз н устройства фактичее~$~ предназначены для выполнения целя)бух.
ряда различных функпий В чагтноез~~ 4-разрядная АЛУ '181 (с возможностьф~~'.~ расширения для обработки слов бс:лью ' "~ длины) може ~ выполнять сложение, вь ганне,:данг двоичных раэря;юв. срав' ' ла ние величин н неко хорале другие функ ч', Время выполнения арифметических' о,:.',, раций в сумматорах и АЛУ нахо ,, ь",:" в пределах от наносекунд ;и де«я~~ наносекунд в зависимости от типа люф~~~".,'--' ческого семейства Итегральные умножи ~ ели выпускак~~',~-'" в конфигурадиях 8 бит х 8 бит и~; ~~ ~6 би1 х 16 бнг Разновидн 1стыч: Уайк(8!,";,', жите.~ей., кстторые в основном испо~';"'Ф,' нон, являюзси так называемые у ынояа~~~"::~ь:' ти-накоапгтегаа, к'" ~оране лэкплчяп,„,:::-: Г сумм) произведений Оли; акжс вьщо~', » няются в ра мерах 32 ч 32 с 64-битопыа('::-',':; произве аеием плюс несколько лоповявю: 2 ~альных бит для сохранения суммы $"'и .ереполнеиащ Уьшожиге .и- лакопитпйоюс,.' л умножители выпускаются с вРеМ .;,.;=; "~' л лб ш.
*. )С)1 уашс жителей Ва меньше — 5 нс (тип.) дпя умножя™й.";:;. 16: 16. Другим ариФметическим устроиств ) '*' используется в цифровой обра'::~игналов является коррелятор, косравнивает соответствующие биты очек битов, вычисляя число сов" " битов, Типовой интегральныи ор сравнивает два 64-разрядных. могут сдвигаться во внутренних х сдвига Какой-либо набор бнт ": Игнорироваться ( смнскнроваться») ин. Типовые времена состав.ив, т.е. лента бит може~ тактис частотои 35 МГц, с разрешеабжт в корреляции для каждого '-';ВГыкисляется отклонение (как в ' 'ы. фильтре с КИХ) вместо суммы м) попарносвязанных произве' ух,цепочек целых чисел. Типнчеры-целые числа от 4 до 10 бит от 3 до 8 слов (конечно, нмезможность расширения) ' ее:сложными арифметическими являются процессоры с пла::запятой, которые осуществляют , суммирование, умножение, вы- , Е тригонометрических функции, и корней.
Обычно они исполь"-.совместно с определенными ",,цессорамии приспособлены для .- в стандарте, известном как ;" который определяет размеры 'о;,'80 бит), формат и т,д Примеких устройств (плюс основные пессоры) являются схемы 8087 ;",80287 180286). 80387 (80386) и 8020 301 Они имеют леиствитель,'йомляющую производительность -' флопс (миллион операций с пла'запятои в секунду) или более. торы. Нн рис 8.39 показав " компара гор чисел.
—.оторын ег относи шъные значения чьсе ~ ,,:вырпба~ызсст га вых; с сигналы результатов сравнения. А '" В, А = В и А ° В Входы допускают наращивание для обработки чисел длиной более 4 бит Упражнения 8.2Ь Сисис.рчируи.«; ю мпаратср ы: ыыю я вентиль .шсключаюшсс ': ~иь. котсрыи Ечлс: пав ива о* Л рллрялныс чи,ла Л и В и ссрслс .;: л —.в Схема формирования и контроля бигп паритета.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
