Диссертация (1150736), страница 4
Текст из файла (страница 4)
Практическая реализация включала разработку моделей на языке SystemC, автоматическую верификацию с помощью системы “Aegis forSystemC”, логический синтез полупроводниковых схем уровня вентилей дляакселераторов из моделей SystemC, логическое моделирование работы схеми синтез виртуальной топологии для малопотребляющего процесса производства полупроводниковых кристаллов с геометрическими нормами 22 нм.Апробация работы. Основные результаты работы докладывались на:Международной конференции Общества Инженеров Акустиков (AES) (Россия, Санкт-Петербург, 2003), международной конференции по компьютерному анализу и моделированию (CDAM) (Беларусь, Минск, 2004), конференции молодых ученых “Гироскопия и Навигация” (Россия, Санкт-Петербург,2004), семинаре кафедры теоретической кибернетики СПбГУ (Россия, СанктПетербург, 2015, 2016), семинарах лаборатории Intel Labs (2013 - 2015).Личный вклад.
Автор предложил модель энергопотребления для малопотребляющей цифровой схемы, выполняющей известный вычислительный алгоритм и исследовал оптимальный параллелизм в ней. Автор предложил модификации для поточной архитектуры акселератора БПФ с памятью с произвольным доступом и обосновал корректность полученных алгоритмов.
Авторпредложил модификацию архитектуры вычисления кусочно-полиномиальной15аппроксимации с гибкими ограничениями на четырех сегментах и обосновал корректность полученных алгоритмов. Автор предложил модификациюсверхбыстрого алгоритма Шура для реализации на сверточном акселераторе иисследовал сложность и оптимальный параллелизм.Публикации. Основные результаты по теме диссертации изложены в 12печатных публикациях [11–22], в том числе 4 [11–14] — в журналах, рекомендованных ВАК, 5 [15, 16, 19–21] — в тезисах докладов на международныхконференциях на английском языке, из них 3 [19–21] индексируются Scopus,1 [22] заявка на патент США.Работы [14, 15, 17–21] написаны в соавторстве.
В работе [14] автору принадлежит постановка задачи, формулировка всех теорем и их доказательство,кроме доказательства теоремы 4. В работе [18, 19] автору принадлежит раздел, посвященный практическому опыту реализации. В [17] автору принадлежит постановка задачи, анализ существующих систем для выделения общихтребований, раздел по использованию Java в системном программировании.В [20, 21] автору принадлежит постановка задачи и разработка алгоритма обнаружения ошибок синхронизации с помощью анализа достижимости. В работе [15] автор выполнял математическое моделирование.Объем и структура работы. Диссертация состоит из введения, четырехглав и заключения.
Полный объем диссертации — 209 страниц текста. Объемосновного текста — 167 страниц с 9 рисунками, 14 таблицами и 5 приложениями. Список литературы содержит 85 наименований.16Глава 1ФакторыэнергоэффективностиЭнергоэффективность является одним из основных параметров беспроводных полупроводниковых устройств.Оптимизация энергоэффективности возможна на различных уровнях:транзисторном, вентильном, архитектурном и системном. Вопросы оптимизации на вентильном и транзисторном уровне многократно рассмотрены илежат в области физики полупроводников.Алгоритмические оптимизации, относящиеся к системному уровню, какправило, рассматриваются в рамках существующих микропроцессорных архитектур и направлены на повышение производительности, а не энергоэффективности.Архитектурные оптимизации тесно связаны с алгоритмическими, поскольку определяют относительную стоимость операций, модель памяти и параллелизма.
Однако обычно они не рассматриваются совместно с алгоритмическими оптимизациями для улучшения энергопотребления, поскольку для фиксированной процессорной архитектуры они заранее выбраны и являются ограничениями, а не параметрами оптимизации.Одним из стандартных подходов к повышению энергоэффективности является разработка специализированных полупроводниковых логических схемс фиксированной функциональностью для реализации определенного набораалгоритмов. Однако этот подход обладает несколькими серьезными недостат17ками. Во-первых, он ограничивает гибкость полученной системы, посколькупереиспользование ее для реализации других алгоритмов становится невозможным.
Алгоритмы в области обработки сигналов и анализа данных постоянно развиваются, а время разработки и изготовления полупроводниковой схемы составляет не менее 6 месяцев. Таким образом, схема может устареть ужев процессе подготовки к производству.Ошибки алгоритма, оказавшиеся в аппаратной реализации устройства,невозможно исправить без выпуска новой версии кристалла, что означает высокую стоимость ошибки. Это определяет консервативность в выборе алгоритмов и дополнительные усилия на проверку правильности их работы в процессе разработки аппаратной части устройства, что еще более замедляет процесс разработки.
Кроме того, схему невозможно использовать в других аналогичных устройствах, имеющих немного отличающуюся функциональность(например, сотовый телефон, беспроводная гарнитура, наголовное устройство,часы), если эта вариативность не была заложена при разработке. Во-вторых,в чипах, произведенных по современным литографическим процессам, существенную долю потерь энергии создают токи утечки, которые пропорциональны суммарной площади подключенных к питанию элементов на кристалле.Таким образом, для минимизации токов утечки крупные базовые блоки, такие, как умножители, деревья сумматоров, управляемые сдвиговые регистры,регистровая память, статическая память должны максимально переиспользоваться между различными частями алгоритмов и, по возможности, полностьюотключаться от питания во время простоя.Это требование идеологически близко к концепции программируемогопроцессора.
Под программируемостью подразумевается наличие эффективных инструментальных средств разработки программ на языках высокогоуровня (С, С++, Fortran и др.) и возможность эффективной компиляции программ, реализующих широкий класс алгоритмов цифровой обработки сигналов.Разработка на основе программируемого процессора обладает следующими преимуществами перед специализированным непрограммируемым устройством:181. возможность переиспользования вычислительных ресурсов между частями алгоритма для экономии площади кристалла и улучшения энергоэффективности;2.
переиспользование памяти данных различными частями алгоритмов дляуменьшения ее размера и уменьшения необходимости копирования данных, что ведет к улучшению энергоэффективности;3. возможность исправления ошибок в алгоритме после изготовления кристалла, что позволяет разделить процессы разработки аппаратуры и программы для сокращения общего времени разработки;4. возможность переиспользования блока и архитектуры кристалла в других типах устройств за счет изменения алгоритма для сокращения времени разработки и стоимости производства устройства;5.
наличие развитых средств программирования (компилятор, отладчик,операционная система, библиотеки) для сокращения времени разработки.С другой стороны, сигнальные процессоры общего применения во многих случаях оказываются недостаточно производительны и/или энергоэффективны для использования в малопотребляющих автономных устройствах последующим причинам:1. дополнительные блоки для реализации программируемости;2. недостаточный параллелизм, связанный с последовательной структуройпрограммы;3. избыточная ширина стандартных типов данных, требующая более широкой памяти и более сложных вычислительных блоков;4. использование части полосы пропускания памяти для загрузки программы;5.
потери времени на выполнение ветвлений и циклов;196. малая гранулярность универсальных операций, приводящая к избыточным доступам в память.Таким образом, разработка специализированных энергоэффективных систем цифровой обработки данных с высокой производительностью и возможностью переиспользования ресурсов представляется наиболее выигрышнойстратегией как с точки зрения гибкости, так и с точки зрения энергоэффективности. Общая архитектура для таких вычислительных блоков на базе ОЗУбыла предложена Хартенштейном [23] и основана на потоке данных, в отличие от обычных процессоров, управляемых программой (поток управления).Архитектура управляется с помощью шаблонов адресного генератора и конфигураций потока данных, таким образом, она может реализовывать произвольный наперед заданный параллелизм и переиспользование ресурсов безнакладных расходов на исполнение программы.Эти вычислительные блоки затем могут быть интегрированы с расширяемым процессорным ядром как реализация расширения набора инструкцийили как акселераторы вычисления библиотечных функций.
Таким образом,сохраняется и гибкость программируемого процессора и высокая производительность и энергоэффективность специализированной полупроводниковойсхемы. Эта стратегия была взята за основу в данной работе.Поскольку разработка эффективных инструментальных средств программирования является крайне сложной и ресурсоемкой задачей, то процессордолжен основываться на стандартной микроархитектуре и системе команд снабором расширений, ускоряющих выполнение алгоритмов, специфичных дляданной области. Такими стандартными расширяемыми микроархитектурамиявляются ARM, ARC, MIPS, Sparc.
Все они имеют отличную поддержку такими инструментальными средствами разработки с открытым исходным кодом,как GNU GCC и Clang/LLVM. Открытая лицензия на средства разработкипозволяет сравнительно легко адаптировать их под требуемые наборы расширений.В рамках специализации процессора решаются две задачи. Во-первых, выбирается архитектура памяти и представление данных, наиболее удобное дляданного класса алгоритмов, например, ширина вектора для векторных вычислений, ширина слова, использование чисел с плавающей точкой, наличие20штрафа за невыровненный доступ к памяти, ширина и количество дополнительных векторных регистров.Во-вторых, выбирается набор дополнительных инструкций процессора,ускоряющих выполнение программ, характерный для данного класса алгоритмов, например, сдвиг с округлением, сложение с насыщением, нахождениестаршего ненулевого разряда, КИХ фильтрация, бабочка БПФ, вычислениеэлементарных функций, битовые перестановки и т.д.Задача выбора архитектуры памяти является наиболее сложной и важной,поскольку большинство алгоритмов при распараллеливании и специализацииоказываются ограничены именно пропускной способностью памяти, а не вычислительными блоками.
Кроме того, архитектура памяти определяет контекст реализации алгоритма и может существенно влиять на ход вычислений.При этом предпочтительным является случай, когда процессорное ядро и специализированный акселератор имеют общую память, поскольку уменьшаютсянакладные расходы на копирование данных.Отличительной особенностью программируемых процессоров являетсяналичие программы в памяти, что увеличивает необходимую пропускную способность памяти для выборки инструкций. Обычно специализированные процессоры имеют Гарвардскую архитектуру, которая в отличие от традиционнойдля процессоров общего применения архитектуры фон Неймана имеет дополнительную память программ, соединенную с процессором отдельной шиной.Это устраняет так называемое «узкое горлышко фон Неймана», когда доступы к программе и данным конкурируют за шину памяти. Следующим узкимместом становится процесс декодирования и исполнения команд.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
