Диссертация (1149957), страница 16
Текст из файла (страница 16)
(online;accessed:2015-12-10).39.FortranDVMsystem.[Electronicresource].—URL:http://www.keldysh.ru/dvm/ (online;accessed:2015-12-10).40.КомпиляторSUIF.[Electronicresource].—URL:http://suif.stanford.edu/suif/suif2/ (online;accessed:2015-12-10).41.Lam, S. M. A data locality optimizing algorithm [Text] / M.
E. Wolf, M. S. Lam// Proceedings of the ACM SIGPLAN 1991 conference on Programming languagedesign and implementation. — ACM New York, NY, USA. — 1991. — P. 30–44. —ISBN:0-89791-428-7.42.Lam, S. M. SUIF: An infrastructure for research on parallelizing and optimizingcompilers [Text] / R. Wilson, R. French, C. Wilson, S. Amarasinghe, J. Anderson, S.Tjiang, S. Liao, C. Tseng, M. Hall, M. S.
Lam, and J. Hennessy // ACM SIGPLANNotices. — ACM New York, NY, USA. — 1994. — Vol. 29, no. 12. — P. 31 - 37.43.Bondhugula, U. Practical Automatic Polyhedral Parallelizer and LocalityOptimizer [Text] / U. Bondhugula, A. Hartono, J. Ramanujan, P. Sadayappan //Proceedings of the 2008 ACM SIGPLAN conference on Programming language designand implementation.
— ACM New York, NY, USA. — 2008. — P. 101-113. — ISBN:978-1-59593-860-2.44.Rose Compiler. [Electronic resource]. — URL: http://rosecompiler.org/(online;accessed:2015-12-10).45.PGIOptimizingCompilers.[Electronicresource].—URL:http://www.pgroup.com/. (online;accessed:2015-12-10).46.Datta, K. Stencil Computation Optimization and Auto-tuning on State-of-the-ArtMulticore Architectures [Text] / K.
Datta, M. Murphy, V. Volkov, S. Williams, J.122Carter, L. Oliker, D. Patterson, J. Shalf, K. Yelick // Proceeding SC '08 Proceedings ofthe 2008 ACM/IEEE conference on Supercomputing. — Article no. 4. — IEEE PressPiscataway, NJ, USA. — 2008. — ISBN: 978-1-4244-2835-9.47.Dursun, H. In-Core Optimization of High-order Stencil Computations [Text] / H.Dursun, K. Nomura, W. Wang, M. Kunaseth, L. Peng, R. Seymour, R. K. Kalia, A.Nakano, P.
Vashishta. — 2009. — P. 533-538.48.Henretty, T. Data layout transformation for stencil computations on short-vectorSIMD architectures [Text] / T. Henretty, K. Stock, L. Pouchet, F. Franchetti, J.Ramanujam, P. Sadayappan // Proceedings of the 20th international conference onCompiler construction: part of the joint European conferences on theory and practice ofsoftware.
— P. 225-245.49.Drepper, U. What Every Programmer Should Know About Memory [Text] /Ulrich Drepper // Red Hat, Inc. — 2007.50.Касперский, К. Техника оптимизации программ [Текст]. Эффективноеиспользование памяти. — СПб.: БХВ-Петербург. — 2003.51. Intel-64 and IA-32 Architectures Optimization Reference Manual // Intel corp.,2011,.[Electronic—resource].URL:http://www.intel.com/products/processor/manuals/. (online;accessed:2015-12-10).52.Intel Itanium Architecture Software Developer's Manual // Intel corp., 2005, .[electronic—resource].URL:http://www.intel.com/design/itanium/manuals/iiasdmanual.htm (online;accessed:201512-10).53.IntelVTuneAmplifierXE2013.[electronicresource].—URL:https://software.intel.com/en-us/intel-vtune-amplifier-xe (online;accessed:2015-12-10).54.AMD CatalystSoftwarehome page [electronic resource].
—URL:http://www.amd.com/en-gb/innovations/software-technologies/catalyst(online;accessed:2015-12-10).55.Valgrind home page [electronic resource]. — URL: http://valgrind.org/(online;accessed:2015-12-10).12356.John L. Hennessy, David A. Patterson. Computer Architecture, Fifth Edition: AQuantitative Approach. The Morgan Kaufmann Series in Computer Architecture andDesign.
201157.Markov, I. Limits on Fundamental Limits to Computation [Text] / I. Markov //Nature 512. — 2014. — P. 147-154.58.IntelSandyBridge[electronicresource].—URL:http://ru.wikipedia.org/wiki/Sandy_Bridge (online;accessed:2015-12-10).59.Intel Haswel [electronic resource]. — URL: https://ru.wikipedia.org/wiki/Haswell(online;accessed:2015-12-10).60.Cortex M0 Devices Generic User Guide home page [electronic resource]. —URL:http://infocenter.arm.com/help/topic/com.arm.doc.dui0497a/DUI0497A_cortex_m0_r0p0_generic_ug.pdf (online;accessed:2015-12-10).61.Реализация быстрого преобразования Фурье [электронный ресурс].
— URL:http://paulbourke.net/miscellaneous/dft/ (дата обращения: 2015-12-10).62.Юрушкин, М.В. Новым процессорам — новые компиляторы [Текст] / М.В.Юрушкин, Б.Я. Штейнберг // Открытые системы. СУБД. — 2013. — Т. 1. — С.55-58. — ISSN 1028-7493.63.Юрушкин, М.В. Автоматизация распараллеливания программ с блочнымразмещением данных [Текст] / Л.Р.
Гервич, Е.Н. Кравченко, Б.Я. Штейнберг, М.В.Юрушкин // Сибирский журнал вычислительной математики. — 2015. — Т. 18,№1. — С. 41-53. — DOI: 10.1134/S1995423915010012.64.Юрушкин, М.В. Автоматизация блочного размещения данных в памятикомпилятором языка Си [Текст] / М. В. Юрушкин // Программная инженерия. —2013. — C. 355-358. — ISSN 2220-3397.65.Юрушкин, М. В. Предметно-ориентированные технологии созданиявиртуальных рабочих пространств в среде облачных вычислений Clavire [Текст] /А.
В. Духанов, Е. В. Болгова, Л. Р. Гервич, В. Г. Колпаков, Е. Н. Кравченко, И. И.Курочкин, Е. Д. Масленников, И. В. Офёркин, А. О. Рубцов, С. А. Смирнов, О. Б.124Штейнберг, М. В. Юрушкин // Известия ВУЗов. Приборостроение. — Т. 5. —2013.66.Юрушкин,М.В.Диалоговыйвысокоуровневыйавтоматическийраспараллеливатель (ДВОР) [Текст] / Б.Я. Штейнберг, А.А. Абрамов, Е.В.Алымова, А.П. Баглий, С.А. Гуда, Д.В. Дубров, Е.Н.
Кравченко, Р.И. Морылев,З.Я. Нис, В.В. Петренко, С.В. Полуян, И.С. Скиба, В.Н. Шаповалов, О.Б.Штейнберг, Р.Б. Штейнберг // Научный сервис в сети Интернет: ТрудыВсероссийской суперкомпьютерной конференции (20-26 сентября 2010 г., г.Новороссийск) . — М.: Изд-во МГУ. — 2010. — C.
71-75.67.Юрушкин, М.В. Распараллеливание и оптимизация программ с помощьюWeb-ускорителя [Текст] / Е.В. Алымова, Е.Н. Кравченко, Р.И. Морылев, Б.Я.Штейнберг, М.В. Юрушкин // Труды Международной суперкомпьютернойконференции «Научный сервис в сети Интернет»: (17-22 сентября 2012 г., г.Новороссийск).
— М.: Изд-во МГУ. — 2012. — C. 612-618.68.Юрушкин, М.В. Реализация алгоритма распределения данных под общую ираспределенную память в системе ДВОР [Текст] / М.В. Юрушкин // Сборниктрудов XIV молодежной конференции-школы с международным участием.Ростов-на-Дону, издательство Южного федерального университета. — 2011. — C.396-400.69.М.В.Юрушкин, М.В. Модель времени вычислений [Текст] / Б.Я. Штейнберг,Юрушкин//ТезисывыступленийМСКФ’14.—2014,http://www.ospcon.ru/node/107941.70.Юрушкин, М.В.
Программирование экзафлопсных систем [Текст] / Л.Р.Гервич, Б.Я. Штейнберг, М.В. Юрушкин // Открытые системы. СУБД. — Т. 8. —2013. — C. 26-29. — ISSN 1028-7493.71.Юрушкин, М.В. Разработка параллельных программ с оптимизациейиспользования структуры памяти [Текст] / Л.Р. Гервич, Б.Я. Штейнберг, М.В.Юрушкин // Ростов-на-Дону, изд-во Южного федерального университета. —2014. — 120 с.12572.Юрушкин,М.В.автоматическийWeb-ориентированныйраспараллеливатель программ [Текст] / Б.Я. Штейнберг, А.Н. Аллазов, Е.В.Алымова, А.П.
Баглий, С.А. Гуда, Д.В. Дубров, Е.Н. Кравченко, Р.И. Морылев,А.С. Рошаль, М.В. Юрушкин, Р.Б. Штейнберг // Труды международной научнойконференции ПаВТ'14. — Издательский центр ЮУрГУ. — 2014. — C. 380-380.73.Юрушкин,М.В.Автоматизацияблочногоразмещенияданныхвоперативной памяти компилятором языка Си [Текст] / М.В. Юрушкин // Трудымеждународной научной конференции ПаВТ'14. — Издательский центр ЮУрГУ.— 2014. — C.
355-358.74. Юрушкин, М.В. Двойное блочное размещение данных в оперативной памятипри решении задачи умножения матриц [Текст] / М.В. Юрушкин // Программнаяинженерия. — 2016. — C. 132-139.75.Оптимизирующая распараллеливающая система [Электронный ресурс]. —URL: www.ops.rsu.ru (Дата обращения:2015-12-10).76.Штейнберг, Б.Я. Оптимизация размещения данных в параллельной памяти[Текст] / Б.Я. Штейнберг // Ростов-на-Дону. — изд-во Южного федеральногоуниверситета. — 2010.
— C. 255.77.Автоматический[Электронныйраспараллеливательресурс].программсweb-интерфейсомhttp://ops.opsgroup.ru/opsweb-datadistr.php(Датаобращения:2015-12-10).78.Лиходед, Н.А. Обобщенный тайлинг [Текст] / Н.А. Лиходед // ДокладыНАН Беларуси — 2011. — Т.55. №1. — С. 16-21.79.Программаперемноженияматрицрекорднойпроизводительности.[Электронный ресурс]. — URL: http://ops.opsgroup.ru/downloads/dgemm.zip (датаобращения:2015-12-10).80.Agner Fog, Optimizing subroutines in assembly language: An optimization guidefor x86 platforms.
— URL: http://www.agner.org/optimize/optimizing_assembly.pdf .(online;accessed:2015-12-10).12681. Grosser, T. Polly-Polyhedral optimization in LLVM [Text] / T Grosser, H Zheng, RAloor, A Simbürger, A Größlinger, LN Pouchet // Proceedings of the First InternationalWorkshop on Polyhedral Compilation Techniques (IMPACT).82.PollyLLVM[electronicresource].—URL:http://polly.llvm.org/(online;accessed:2015-12-10).83.TheLLVMCompilerInfrastructure[electronic—resource].URL:http://llvm.org/ (online;accessed:2015-12-10).84.Intel MKL [electronic resource].
— URL: http://software.intel.com/en-us/intel-mkl (online;accessed:2015-12-10).85.GCChomepage[electronicresource]page[electronic—URL:http://gcc.gnu.org/(online;accessed:2015-12-10).86.GotaBLAShomeresource].—URL:http://c2.com/cgi/wiki?GotoBlas (online;accessed:2015-12-10).87.PLUTO. An automatic loop nest parallelizer for multicores. http://pluto-compiler.sourceforge.net/ (online;accessed:2015-12-10).88.Quinlan, D. The rose source-to-source compiler infrastructure [Text] / D.Quinlan, C. Liao // Cetus users and compiler infrastructure workshop. — 2011.89.Quinlan, D. A Tool for Building Source-to-Source Translators [Text] / D.Quinlan, C. Liao, T.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
