Диссертация (1143817), страница 6
Текст из файла (страница 6)
В этом подходе, аналогично двухмерномуподходу, код разбивается на группу старших разрядов и группу младших разрядов. Какправило, используются группы с одинаковым числом разрядов. Дешифратор состоит издвух поддешифраторов разрядности N/2, 2N/2 штук групп мультиплексоров идешифратора адреса, управляющего мультиплексорами. Структура такого дешифраторапоказана на рисунке 2.5. Структура группы мультиплексоров показана на рисунке 2.6.X3 X2 X1 X0X0X1X0X1X0X1Y1Y2Y3Y1ДешифратортермометраY2Y0Y1Y2Y3ДешифратортермометраY3Дешифраторадреса1ML3L2L1ML3L2Y2Y1Y4Y3Y2Y1Y4Y3Y2Y12 Y11 Y10 Y9MUXY8 Y7 Y6 Y5MUXY1L1Y3MUXL1L2Y1L3Y2Y4L1Y3Y15 Y14 Y13ML2Y4L3MMUXY4 Y3 Y2 Y1Рисунок 2.5 – Дешифратор на мультиплексорахКаждыйподдешифраторпреобразуетвходнойдвоичныйкодв«термометрический» код. Выходной код поддешифратора младших разрядов подаётся навходы L1–L3 всех групп мультиплексоров, а выходной код поддешифратора старших33разрядов подаётся поразрядно на входы M групп мультиплексоров, кроме первой группымультиплексоров.
На вход M первой группы мультиплексоров подаётся логический ноль.Крометого,старшиеразрядывходногодвоичногокодапреобразуютсядешифратором адреса. В зависимости от управляющего сигнала (разряда выходного кодадешифратора адреса) мультиплексор пропускает через себя на выход либо выходной кодс поддешифратора для группы младших разрядов, либо разряд выходного кода споддешифратора для группы старших разрядов.LMUXL1YY1YY2YY3YY4MLMUXL2MLMUXL3MLMUX0MMAРисунок 2.6 – Структура группы мультиплексоровАналогично пункту 2.1.3, из поддешифраторов исключаются инверторы изпоследней стадии; мультиплексор строится на проходных транзисторах (4 транзистора).Тогда число транзисторов, требуемое на мультиплексоры будет:(2 − 1) · 4.На поддешифраторы:каск (/2) · 6 − 2 · (2 2 − 3).На адресный дешифратор и инверсные сигналы выходов:34 + 2 · 2 2 .Общее число транзисторов: () = (каск (/2) · 6 − 2 · (2 2 − 3)) · 2 + (2 − 1) · 4 + + 2 · 2 2= 22 · 2 2 + 4 · (2 − 1) − 12 − 12 + .Задержка аналогична случаю двухмерного дешифрирования: () =· .22.1.6 Индивидуальное формирование логических выходных функцийОписанныевыше«термометрического»способыпостроениядешифратора,однакопозволяютупроститьполученныеструктурыразработкуимеютдванедостатка:1.Так как способы являются рекурсивными (то есть дешифратор строится сиспользованием поддешифраторов), то остаётся нерешённой задача построенияподдешифраторов, которые используются в рассмотренных структурах;2.Изложенныеспособысоздаютнеоптимизированныепутиформированиявыходного кода.
Как следствие, растёт задержка и число транзисторов дешифратора.Таким образом, требуется подход, позволяющий получать дешифратор произвольнойразрядности без рекурсии.В данной работе предлагается правило формирования логических функцийпроизвольноговыходадешифраторапроизвольнойразрядности.Правилоформирования логической функции следующее:1.Перевести номер выхода дешифратора (номера начинаются с 1) с учётомразрядности дешифратора в двоичное представление ̅̅̅̅̅̅̅̅̅̅̅̅̅ … 2 1 2 , где старшийразряд an стоит слева, а младший a1 – справа, N – разрядность дешифратора;2.Выражение формируется итерационно, число итераций равно N, разряды входногокода дешифратора xi. Начиная с младшего разряда, логическое выражение выходадешифратора на i-ой итерации y(i) определяется по рекуррентной формуле:35 () = { · (−1) , если = 1 (0), = 1.
+ (−1) , если = 0Далее по полученной логической функции становится возможным формированиецепочки логических элементов. Рассмотрим несколько примеров.Пример 1. Рассмотрим формирование логической функции 11-го разряда y11выходного кода дешифратора с разрядностью 4. Число 11 представляется в двоичномвиде как 10112. На первой итерации, так как первый разряд равен 1, то выражениепринимает вид:0111= 1 · 11= 1 · 1 = 1 .На второй итерации, так как второй разряд равен 1, то2111= 2 · 11= 2 · 1 .На третьей итерации, так как третий разряд равен 0, то3211= 3 + 11= 3 + 2 · 1 .На четвёртой итерации, так как четвёртый разряд равен 1, то3411= 4 · 11= 4 · (3 + 2 · 1 ).В итоге, выражение, сформированное по данному правилу для выхода с номером 11,будет выглядеть следующим образом:11 = 4 · (3 + 2 1 )Пример 2.
Рассмотрим другой пример для разряда с номером 10. В двоичном виденомер будет равен 10102: На первой итерации, так как первый разряд равен 0, товыражение принимает вид:0110= 1 + 10= 1 + 1 = 1На второй итерации, так как второй разряд равен 1, то2110= 2 · 10= 2 · 1 = 2На третьей итерации, так как третий разряд равен 0, то3210= 3 + 10= 3 + 2На четвёртой итерации, так как четвёртый разряд равен 1, то3410= 4 · 10= 4 · (3 + 2 )В итоге, выражение, сформированное по данному правилу, будет выглядеть следующимобразом:10 = 4 · (3 + 2 )36Пример 3.
Рассмотрим другой пример для разряда с номером 12. В двоичном виденомер будет равен 11002: На первой итерации, так как первый разряд равен 0, товыражение принимает вид:0112= 1 + 12= 1 + 1 = 1.На второй итерации, так как второй разряд равен 0, то2112= 2 + 12= 2 + 1 = 1.На третьей итерации, так как третий разряд равен 1, то3212= 3 · 12= 3 · 1 = 3 .На четвёртой итерации, так как четвёртый разряд равен 1, то3412= 4 · 12= 4 · 3 .В итоге, выражение, сформированное по данному правилу для выхода с номером 11,будет выглядеть следующим образом:12 = 4 · 3Предложенное правило позволяет решить задачу построения поддешифраторовдля способов, рассмотренных в п. 2.1.2-2.1.5, а также создавать дешифраторы с меньшимизадержками и числом транзисторов.2.1.7 Сравнение способов построенияВ соответствии с приведёнными формулами было рассчитано число транзисторовдля указанных видов дешифраторов при различных разрядностях.
Результаты расчётапредставлены в таблице 2.2 и на рисунке 2.7. Из таблицы видно, что наибольшимиаппаратнымизатратамиобладаетдвухмерноедешифрирование.Предложеннаямодификация двумерного дешифрирования сокращает аппаратные затраты от 40 до 50%,позволяя сделать число транзисторов меньше, чем для каскадного построения, и приэтом уменьшить время задержки. Использование мультиплексоров для построениядешифратора позволяет ещё до 30% сократить число транзисторов. Наименьшим числомтранзисторов из представленных реализаций обладает реализация на мультиплексорах.Таблица 2.2 – Число транзисторов в зависимости от разрядности для различных способовпостроения дешифратора37РазрядностьКаскадное2468101214161213268429641215648996196428786228ДвумерноеМодифицированноедвумерное3620485233241290050508199476792348Каскадное2211045417426646256941006783981262-D2-D (мод.)MUX810Разрядность12Намультиплексорах22108398136848661799668838268800Число транзисторов10000001000001000010001001012461416Рисунок 2.7 – Число транзисторов в зависимости от разрядности для различныхспособов построения дешифратораБыло проведено моделирование 4-х разрядных дешифраторов следующих типовпостроения:каскадное,индивидуальное.Подмодифицированное«индивидуальным»двумерное,способомнамультиплексорах,построенияподнимаетсядешифратор, для которого по правилу из п.
2.1.6 были сформированы логическиефункции всех выходов дешифратора, а потом проведена минимизация этих логическихфункций, и после по ним сформирована схема.Для моделирования использовалась среда проектирования Cadence Virtuoso ибиблиотека компонентов для технологии UMC 180 нм. Результаты моделированияпредставлены в таблице 2.3 и на рисунках 2.8 и 2.9. Число транзисторов и средняязадержка преобразования дешифратора в зависимости от способа построения.38Таблица 2.3 – Результатымоделирования4-хразрядных«термометрических»дешифраторовДешифраторПараллельноеНа мультиплексорахДвумерное*КаскадноеТранзисторы100108110132Средняя задержка, пс237286366521Число транзисторов140120100806040200Каскадное2-D (мод.)MUXИндивидуальноеформированиеРисунок 2.8 – Число транзисторов четырёхразрядного дешифратора в зависимости отспособа построенияЗадержка, пс6005004003002001000Каскадное2-D (мод.)MUXИндивидуальноеформированиеРисунок 2.9 – Задержка четырёхразрядного дешифратора в зависимости от способапостроения39Число транзисторов совпало с расчётным числом.
Средняя задержка определяласьпо выходу дешифратора, имеющему наибольшее время переключения. Результатымоделирования показывают, что с ростом сложности проектирования дешифраторауменьшаются аппаратные затраты и задержка устройства. Из таблицы видно, чтоиндивидуальное построение, являющееся наиболее сложным для реализации, имеетнаименьшие аппаратные затраты и наименьшую задержку, а каскадное построение,являющееся наиболее простым, имеет наибольшие аппаратные затраты и задержку.Реализация на мультиплексорах сложнее двухмерной за счёт введения дополнительногоблока –дешифратора адреса, – но при этом имеет меньшие аппаратные затраты изадержку.2.2 Методика синтеза «термометрического» дешифратораВ параграфе 2.1 были описаны способы проектирования предполагающие, чторазработчик самостоятельно формирует схему дешифратора и его топологию.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
