К. Хамахер, З. Вранешич, С. Заки - Организация ЭВМ - 5-е издание (2003) (1114649), страница 84
Текст из файла (страница 84)
Позиция блока О 1 2 3 4 5 6 7 Рис. В.ао. Содержимое каша данных с прямым отображением После десяти проходов по первому циклу (г' - 9) в каше хранятся элементы А(0,8) и А(0,9). Поскольку при выполнении второго цикла элементы обрабатываются в обратном порядке, то элементы, необходимые на первых двух проходах этого цикла, будут находиться в кэше. На третьем проходе (1 - 7) элемент А(0,8) будет заменен элементом А(0,7), затем элементом А(0,6) и т. д. Таким образом, во время выполнения второго цикла в каше будет заменено восемь элементов. 5.5. Кэш-память 399 Читатель должен иметь в виду, что каждому блоку в каше соответствует определенный тег. На рисунке мы их не показываем, чтобы не занимать лишнего места. Ассоциативный кэш Как изменяется содержимое полностью ассоциативного каша, можно судить по рис.
5.21. Если перед началом выполнения программы кэш пуст, на первых восьми проходах по циклу элементы массива копируются в последовательные позиции. Для эффективного кэширования данных важно, чтобы второй цикл перебирал элементы массива в обратном порядке. Интересно посмотреть, что получится, если второй цикл пройдет по элементам в том же порядке. что и первый (см.
упражнение 5.12). Если используется алгоритм ЕИ), то во втором цикле все элементы будут перезаписаны еше до того, как они будут обработаны. Этого не произойдет, если применить алгоритм замены со случайной выборкой блоков. Позиция блока Рис. 5.21. Содержимое ассоциативного хаша данных Множественно-ассоциативный кэш Предположим, что множественно-ассоциативный кэш данных разделен на два множества по четыре блока. Это означает, что младший бит адреса будет определять множество, которому соответствует данный блок памяти. Старшие 15 разрядов составляют тег. Процесс изменения содержимого каша показан на рис. 5.22.
Поскольку все блоки данных нашей программы в памяти имеют четные адреса„все они отображаются на множество О. Из-за этого шесть элементов при выполнении второго цикла перезагружаются. Даже из этих простых примеров видно, что полностью ассоциативное отображение наиболее эффективно, за ним следует множественно-ассоциативное отображение, а наименее эффективно прямое отображение. Однако вследствие того, что реализация полностью ассоциативного отображения слишком дорого стоит, в качестве компромиссного решения, как правило, используется множественно-ассоциативное отображение. 360 Глава 5.
Система памяти Множество 1 Множество 2 Рис. 6.22. Содержимое множественно-ассоциативного каша данных 5.5.4. Организация кеша в коммерческих процессорах Далее речь пойдет о реализации кэша в процессорах 68040, АКМ710Т, а также Репт1шп П1 и Реванш 4. Кэш-память процессора 66040 Процессор 68040 компании Мотого1а содержит два каша, встроенных прямо в микросхему процессора: один для команд, а другой для данных. Оба каша имеют емкость 4 Кбайт и четырехканальную множественно-ассоциативную организацию (рис. 5.23). Каждый кэш разделен на 64 множества по 4 блока. Размер блока равен 4 длинным словам, а размер длинного слова — 4 байтам.
Для отображения блоков памяти на блоки каша адреса интерпретируются так, как показано на рисунке. Четыре младших разряда определяют позицию байта в блоке. Следующие 6 разрядов выбирают одно из 64 множеств, а старшие 22 разряда составляют тег. Для компактности содержимое этих полей приведено в шестнадцатеричном формате. Механизм управления кэшем подразумевает наличие для каждого блока одного бита достоверности, а также одного бита модификации для каждого длинного слова блока.
Бит достоверности устанавливается в 1. когда соответствующий блок в первый раз загружается в кэш. С каждым длинным словом связан отдельный бит модификации, который устанавливается в 1, когда данные этого слова изменяются в результате операции записи. Он остается в этом состоянии до тех пор, пока содержимое блока не будет скопировано в основную память. При обращении к кашу теговые разряды адреса сравниваются с четырьмя тегами в соответствующем множестве. Если один их них совпадет с адресом и если бит достоверности соответствующего блока равен 1, значит, произошло попадание в кэш.
На рис. 5.23 в качестве примера приведен случай, когда адресуемые данные найдены в третьем длинном слове четвертого блока множества О. Для каша данных может быть использована либо обратная, либо сквозная запись — выбор одного из двух протоколов осуществляется операционной системой.
Содержимое каша команд изменяется только в том случае, если новые команды загружаются в результате промаха чтения. Когда новый блок должен быть помещен в заполненное множество, алгоритм замещения выбирает удаляемый блок случайным образом. Если один или несколько битов достоверности указанного блока установлены в 1, перед их удалением выполняется обратная запись.
362 Глава 6. Система памяти Кеш процессора АВМ710Т Процессоры семейства АКМ, имеющие архитектуру типа К?5С, отличаются низкой стоимостью и малым потреблением энергии. Один из таких процессоров называется АКМ710Т. Его единственный кзш предназначен для команд и данных. Структура каша процессора АКМ710Т подобна структуре каша, показанного на рис. 5.23. Это четырехканальный множественно-ассоциативный кэш с 16-байтовыми блоками, каждый из которых состоит из четырех 32-разрядных слов. Для управления этим хашем используется протокол со сквозной записью и алгоритм случайного выбора замещаемых блоков.
Кэш процессора АКМ710Т достаточно полно соответствует требованиям минимальной стоимости и минимального потребления энергии. Ведь проще реализовать единый универсальный кзш для команд и данных, чем два отдельных каша. Сказанное касается также сквозной записи и случайного выбора замещаемых блоков, Кеши процессора Репйнпз 01 Рептннп П1 был задуман как процессор с очень высокой производительностью.
А поскольку производительность зависит от скорости доступа к командам и данным, он снабжен двухуровневым хашем. Кэш-память первого уровня состоит из кзша команд объемом 16 Кбайт и такого же кэша данных. Кэш данных имеет четырехканалыгую множественно-ассоциативную организацию и для него может применяться как обратная, так и сквозная запись. Кэш команд имеет двухканальную множественно-ассоциативную организацию.
Поскольку в ходе выполнения программы команды обычно не модифицируются, особая стратегия записи для каша команд не нужна. Кэш второго уровня имеет гораздо больший объем. В нем содержатся и команды и данные. Этот кэш соединен с остальной частью системы, как показано на рис. 5.24. Блок шинного интерфейса соединяет все три каша, основную память и устройства ввода-вывода. Для взаимодействия между процессором и остальными устройствами предназначены две раздельные шины: быстрая шина каша, соединяющая процессор с кэшем второго уровня, и более медленная системная шина, соединяющая процессор с основной памятью и устройствами ввода-вывода.
Кэш второго уровня может быть реализован вне микросхемы процессора, как в версии процессора Репг?пш П1 под названием Катша?. 1.2-кэш этого процессора имеет размер 512 Кбайт и реализован на основе памяти ЯВАМ. Он имеет четырехканальную множественно-ассоциативную организацию, может использовать протоколы сквозной и обратной записи. Шина данного каша имеет ширину 64 бита. Усовершенствование технологий создания СБИС позволило интегрировать кэш второго уровня прямо в микросхему процессора.
Такая структура характерна, в частности, для процессора Репбшп Ш версии Соррепшпе. Его кзш 1.2 имеет размер 256 Кбайт и восьмиканальную множественно-ассоциативную организацию. Благодаря расположению на одной микросхеме с процессором этот кэш соединен с таковым 256-разрядной шиной. Читатель наверняка задался вопросом; что же все-таки лучше — интегрировать кзш второго уровня в микросхему процессора или реализовать его вне таковой. Внешний кэш можно сделать большим, но зато он не может соединяться 5.5.
Кзш-память 363 с процессором такой широкой шиной, как внутренний кэш, поскольку для этого потребуется слишком много выводов и увеличится потребление энергии выходными повторителями. Кроме того, внешние каши имеют меньшую тактовую частоту. 1.2-кэш процессора Катша1 работает на вдвое меньшей тактовой частоте, чем процессор, тогда как Сорреппше — на полной тактовой частое процессора. Размещение Е2-каша на микросхеме процессора уменьшает время ожидания и увеличивает полосу пропускания за счет использования боле широкой шины, в результате чего значительно повышается производительность.
Основным недостатком интегрированного кэша второго уровня является увеличение размеров микросхемы процессора, затрудняющее ее производство, Рис. 5.24. Кеши и внешние соединения процессора Реппст И Кэшм процессора Реп11нт 4 У процессора Репгшш 4 может быть до трех уровней кэш-памяти. Кэш-память первого уровня состоит из отдельных кэша команд и каша данных. Кэш данных емкостью 8 Кбайт имеет четырехканальную множественно-ассоциативную организадшо. Размер блока составляет 64 байта. Для записи данных в кэш применяется протокол сквозной записи. Целочисленные данные извлекаются из каша за два такта.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
