Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 92
Текст из файла (страница 92)
Наличие некоторого диапазона возможных значений задержки иногда отражается на временнбй диаграмме, как показано парис. 5. 19(с), где переходы происходят не в строго фиксированные моменты времени. Для некоторых сигналов нет необходимости изображать на временной диаграмме, как именно меняется значение сигнала в конкретный момент времени: от 1 до 0 нли от 0 до 1; достаточно только показать, что переход имеет место. Этим свойством обладает любой сигнал, который несет информацию о бите «данных»: фактическое значение бита данных изменяется в зависимости от привходящих обстоятельствв, но, независимо от его значения, бит передается, сохраняется или обрабатывается в определенный момент времени относительно «управляющих» сигналов в системе. Временная диаграмма ва рис.
5.20(а) поясняет эту идею. Сигнал «данные» обычно имеет установившееся значение, равное 0 или 1, а переходы происходят только в определенные моменты времени. Понятие о не строго фиксированной величине задержки можно также применить к сигналам «данные», как показано на рисунке для сигнала ОАТАООТ. В цифровых системах обработка группы сигналов данных в шиве довольно часто производится идентичными схемами. В этом случае все сигналы в шине имеют одни и те же временные параметры и могут быть представлены одной временнбй диаграммой и соответствующей записью в таблице временных параметров.
Если известно, что сигналы в шине в течение определенного времени имеют конкретные постоянные значения, то иногда это отображают на врем еннбй диаграмме двоичными, восьмеричными илн шестнадцатеричными числами, как показано варне. 5.20(Ь). 392 Глава 5. Практическая разработка схем комбинационной логики (а) АЙРОТЕ ь РАТАач РАТАООТ ()э) СЕЕАЙ РООИТ ВТЕР(тчо) ЕЕ 00 01 Рис. 5.20. Временные диаграммы сигналов «даииыет (в) фиксированные и не строго фиксированные моменты переходов; (Ь) последовательность значений сигналов ив 8-разрядной шине 5.2.2.
Задержка распространения В разделе З.б.2 мы формально определили задержку распространения сигнала как время, затрачиваемое для того, чтобы изменение сигнала во входной цепи привело к изменению сигнала в выходной цепи. В комбинационной схеме с несколькими входами и выходами много различных путей прохождения сигнала, и каждый путь может иметь свое значение задержки распространения. Кроме того, задержка распространения при изменении выходного сигнала от низкого уровня до высокого (г ) может отличаться от задержки, когда этот сигнал изменяется от рьн высокого уровня до низкого (г „). рнь ' Производитель комбинационных ИС обычно указывает все эти различные задержки распространения или, по крайней мере, задержки, которые могут представлять интерес в типичных приложениях.
При объединении различных ИС в конструкцию ббльших размеров, для анализа временных соотношений в схеме в целом используются индивидуальные характеристики отдельных микросхем. ЗадеРжка Распространения сигнала при прохождении через все логические элементы схемы равна сумме задержек, вносимых отдельными элементами. 5.2.3. Временные параметры Временнзяе параметры устройства можно охарактеризовать минимальным, типичным и максимальным значениями для каждой задержки распространения и для каждого направления изменения сигнала: 5.2. Временнью соотноизенин в схеме 393 Максимальная задержка (тах>тит т7е!ау) Этот параметр является одним из наиболее часто используемых опытными разработчиками, так как задержка распространения «ннкогда» не может превышать максимального значения.
Однако понятие «никогда» варьируется от семейства к семейству и от изготовителя к изготовителю. Например, «максимальные» задержки распростране- пня ТТЛ-схем 74ЬБ и 745 бываютуказаны для напряжения питания Р = 5 В сс при температуре Т„= 25'С и при почти отсутствующей емкостной нагрузке, Если напряжение питания или температура изменяются или если емкостная нагрузка больше 15 пФ, то задержка может быть больше. С другой стороны, «максимальная» задержка распространения для микросхем 74АС и 74АСТ относится ко всему рабочему диапазону напряжений питания н температур н к случаю большей емкостной нагрузки, равной 50 пФ. о Уиииннан задержка ттуртса! Ые!ау).
Этот один из параметров, чаще всего используемых теми разработчиками, которые не предполагают находиться вблизи своего изделия, когда оно покинет дружественную среду лаборатории и будет отправлено заказчикам. «Типичная» задержка — это величина, которая характеризует устройство, изготовленное в хороший день и работающее при почти идеальных условиях. ° Минииальнан задержка (ттнинит свау). Это наименьшее значение задержки распространения, которое когда-либо может быть получено.
Работа большинства правильно построенных схем не зависит от этого параметра; то есть оии будут нормально работать, даже если задержка нулевая. На это следует обращать внимание, потому что производители не указывают минимальную задержку лля большинства логических семейств с умеренным быстродействием, включая ТТЛ-семейства 74ЕБ и 745.
Однако у быстродействующих ИС, включая схемы ЭСЛ, а также КМОП-семейства 74АС и 74АСТ, минимальная задержка указывается и она отлична от нуля; это позволяет разработчику гарантированно выполнить временные требования, предъявляемые защелками и триггерами, которые рассматриваются в параграфе 7.2 Табл. 5.2 содержит типичные и максимальные значения задержки для некоторых КМОП- и ТТЛ-схем серии 74. В табл. 5.3 приведены те же самые параметры для большинства КМОЛ- и ТТЛ-схем средней степени интеграции, которые появятся в дальнейшем в этой главе. НАСКОЛЬКОТИПИЧНОТИПИЧНОЕ2 Большинство ИС, возможно до 9954, действительно изготовлены в «хорошие» дни и имекп величину задержки, близкую к «типичному» значению.
Однако если вы проектируете систему, которая работает только в том случае, когда все 100 используемых в ней ИС имеют «тнпнчные» временные параметры, то, согласно теории вероятностей, система не будет работать с вероятностью (1 -0.99 )'100о'о = 63о'о. Впрочем, взгляните на следующее рассуждение, вынесенное за пределы основного текста... 394 Глава б.
Практическая разработка схем комбинационной логики Табл. 5.2. Задержка распространения в наносекундах некоторых 5-вольтовых КМОП- н ТТЛ-схем малой степени интеграции тенет тел нет тесл топ. авя!с Номер мояпоояомы 'яигнвм цья 'ии !Пп явяв вввя цяв !вв я !ря~ ~П я ввп. 00,.10 35 '02 35 '08, '1! '14 '20 35 '2! 35 '30 86 (2 т»ввяя) 13 '86(8 в»вввя) 13 40 СЛЕДСТВИЕ ЗАКОНА МЭРФИ Закон Мэрфи гласит: «Если какая-то неприятность может случиться, то она произойдет». Следствие этого закона выглядит так: «Если вы хотите, чтобы случилась какая-то неприятность, то она ие произойдет».
Имея в виду предыдущий пример, вы, возможно, полагаете, что при работе в лабораторных условиях с вероятностью б3% потенциальные проблемы, связанные с временными характеристиками, обнаруживаются. Однако проблемы не распределены равномерно, так как все ИС из данной партии склонны вести себя примерно одинаково. Следствие из закона Мэрфи говорит, что все опытные образцы изделия будут собраны из микросхем одной и той же «хорошей» партии. Поэтому все будет прекрасно работать в течение времени, достаточного толью для того, чтобы система была принята в массовое производство н все начали радоваться и поздравлять себя с успехом.
Затем, без ведома производственного отдела, от поставщика прибывает «медленная» партия ИС какого-нибудь типа, устанавливаемых в каждой изготовляемой системе, так что все перес!пает работать. Инженеры-технологи суетятся, пытаясь разобраться в проблеме [не простой, потому что разработчик закопался и не потрудился представить описание схемы), а тем временем компания терпит крупные убытки, поскольку не в состоянии отправлять свою продукцию. 5.5 5.5 9.0 9 0 9 10 3.4 4.5 8.5 8.5 10 Ю 5.5 5.5 8.5 8.5 9 1 0 5.5 55 9.0 9.0 8 1 О 5.
5 5 .5 9.0 9.0 1 5 1 5 9 Ю 8 !О 5.6 5.6 9.0 9.0 10 Ю 8 13 53 53 85 85 14 14 55 55 10 1О 12 10 55 55 !О 10 20 13 15 15 !5 15 15 15 15 20 22 22 15 15 15 20 15 15 15 20 22 22 3 17 30 22 6.3. 6ременные соотношения в схеме 396 Табл. 6.3. Задержка распространения в наносекундах некоторых )(8/)ОП- и ТТЛ- схем средней степени интеграции !апу ве)ес1 — любой вход выбора, апу г)а)а— любой вход данных, епа)з)е — вход разрешения, апу !прн! — любой вход, ве)ес! — вход выбора, апу — любой, оо)рц! — выход) 74Ансту Рст 7460 74НСТ т.мт.мип.м /еи /есй /«пс Ьш /зм С~с цр«п1. Спи /епе ссш се/ц Нимся Ос мипросхймм '138 8.1/5 )3/9 8.1/5 13/9 7.5/4 [2/8 7.1/4 1! 5/8 65/5 Ю5/Я 65/5 !05/9 5.9/5 9.5/9 -/5 -/9 -/5 -/9 ./4 -/7 ./4 -/7 -/4 -/7 -/4 -/7 -/5 -/9 -/4 -/7 -/4 -/7 65/7 115/105 56/4 95/6 7.1/7 120/105 '139 '151 '! 57 '182 '280 ° /б -/)О -/6 -/!О апу )прм апу 1«рц) СО апу А.
81 СО апуА« В! С!Н аау Ае В~ апу А), В~ му А), В! апу «Иеи апу м)сс! ййу Р/ апу О) ййу Р! зпу бй '283 '381 '682 -/7 -/1! -/7 -/ 11 -/9 -/14 -/9 -/14 26 26 26 26 69 69 69 69 У схем малой степени интеграции задержка распространения от любого входа до выхода одна и та же. Заметьте, что в случае ТТЛ-схем задержки, как правило, различны при изменении сигнала от низкого уровня до высокого н от высокого уровня до низкого (1 „„и / н„), а у КМОП-схем этого обычно нет.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
