Й.Янсен Курс цифровой электроники. Том 3. Сложные ИС для устройств передачи данных (1987) (1092083), страница 20
Текст из файла (страница 20)
Соединения, которые удаляются путем пережигания импульсами тока, изготавливаются из хромоникелевого сплава и ведут себя как плавкие предохранители. При этом импульсы тока программатора не воздействуют на другие Глава 2 124 (обычио алюминиевые) соединения и полупроводниковые элементы. В биполярных ППЗУ иногда используются также и пережнгаемые поликристаллические кремниевые соединения.
В результате улучшается воспроизводимость программирования и исключается коррозия, которая наблюдается в случае хромо- никелевых соединений. Третий метод основан на пережнгании соединений, реализованных в аиде р — л-переходов. При этом за счет миграции мате- Рис. 2.23. Ячейка ПЗУ с пережигаемым (плааким) соединением. авлвлнау. риала электрода в месте расположения перехода возникает короткое замыкание. На рис. 2.23 представлена схема базовой ячейки биполярного ППЗУ. Когда на строку х поступает Н-уровень потенциала, такой же уровень установится на колонке у, если пережигаемое соединение находится в нормальном (замкнутом) состоянии. Если это соединение пережгли импульсом тока, потенциал колонки р остается низким, т. е.
на Т.-уровне. Для программирования биполярных ППЗУ используется еще один метод, который основан на эффекте пробоя между базой и эмиттером при слишком высоком обратном напряжении. В результате пробоя за счет миграции алюминия из эмиттерного электрода возникает локальное короткое замыкание между базой и эмиттером. На рис. 2.24 показаны блок-схема и принципиальная схема биполярного ППЗУ со структурой в виде матрицы 32Х32. Из принципиальной схемы следует, что путем задания адреса строки производится выборка горизонтальных шнн, а с помощью разрешающих входов считывающих усилителей выбирается требуемая колонка. Хотя для всех ячеек, находящихся на одной горизонтальной шине, имеется только один выход, данные на него поступают только от одной ячейки, выборка колонки которой обеспечена одним из считывающих усилителей.
Сигнал Н26 Глава 2 лйббс а бам ~тхис. 2.24. ППЗУ с перенсигиемыми соелиненинми. .а — блок-схема; б — приапипиальеае схема; в — симаолиаеское обо. аеаеепие. а1 бг1 бпибб ар~ламии 2.6. Программирование биполярного ППЗУ Микросхема ППЗУ содержит матрицу элементов памяти, .декодеры, считывающие усилители, буферы и ряд логических -схем, необходимых для программирования ППЗУ.
Программатор, представленный на рис. 2.25, обеспечивает на выходе значения «1» в виде импульсов тока с коэффициен-том заполнения 507р, которые подаются в ячейку памяти, где ::происходит пережигание соответствующих соединений. В начале программирования эти импульсы нмеют частоту 500 кГц, кото,рая за 100 мс линейно уменьшается примерно до 60 кГц. 'Импульсы с такой частотой подаются в ППЗУ в течение интервала программирования продолжительностью 1 мс. В процессе программирования адресация ячейки производится путем подачи управлявших сигналов, имеющих стандартные ТТЛ-уровни. По окончании адресации импульсный генератор обеспечивает на различных выводах ППЗУ необходимые :значения напряжений и токов.
Так, в режиме программирова:ния на выводе +Уи необходимо повысить напряжение с 4,5 до 10 В, а СЗ(Ц-вывод необходимо переключить с 0 до 15 В. 'К выходу программируемой ячейки подводится ток 5 мй от ис-точника тока. сразрешения передачи данных поступает на этот усилитель от дешифратора адреса колонки. В исходном состоянии пережигаемые соединения находятся в нормальном (замкнутом) состоянии, так что при выборке любого элемента памяти (бита) ПЗУ ;на выходе будет обеспечиваться единица.
Пережигание поли- кристаллических кремниевых соединений обеспечивает запись 1в ПЗУ требуемого набора битов. Сигнал СЗ разрешает выход~ному буферу передачу информации иа шину данных. Расширяя -эту схему, мы получим структуру типа 256Х4 путем параллель:ного включения еще трех идентичных схем. Запомонающие устройства гЗУ) Программатор в наиболее простой форме выглядит так, как показано на рис. 2.25. Если ППЗУ имеет длину считываемых. слов л бит, то запись единицы в заданный разряд (бит) осуществляется при разомкнутом переключателе, ! Оттужомго подключаемом к выходу программируемой ячейки . пр,,рг. переключатели должны рп оставаться замкнутыми.
Следует учесть„что один цикл записи программатора позволяет запрограммировать лишьодин разряд. Это означает, что для ргьп „л1гщ рг ввода п единиц потребуется и циклов записи. рг Временнйе диаграммы 1ч~о для процесса считывания ПЗУ и ППЗУ почти не отде ) личаются от аналогичных диаграмм для ОЗУ.
Обращение к ПЗУ начинается о'.г с подачи адреса, и по истечении времени доступа АИ Ом на выходе считывающего рр усилителя появится требуемый бит. С помощью --'Г сигнала СЬ осуществля- етсЯ выбоРка кристалла, рис кто. Волкоюпение программатора:. то есть активизируется ППЗу. тристабильный буфер.
Время доступа для биполярных ПЗУ составляет 50 — 100 нс, а времи, необходимое для выборки кристалла, †око 30 нс„ Для формирования ПЗУ с большим объемом памяти несколько микросхем включаются параллельно, обеспечивая выдачу слова с большей разрядностью. При этом адресные входы Л0 — Ап и вход разрешающего сигнала СЕ~Е) микросхем соединяются параллельно по аналогии с ОЗУ, за исключением того, что управляющий вход для сигнала %Е в ПЗУ отсутствует. Как и в случае ОЗУ, большее число слов можно получить, за счет увеличения числа микросхем ПЗУ по вертикали. Для.
выборки требуемой микросхемы, которая выполняется с помощью старших битов адреса, используется дополнительный. декодер, выходы которого связываются с СЯ-входами микросхем. Глава и Некоторые микросхемы ПЗУ, например ППЗУ с объемом ламяти 16Кбит типа 828190/191 фирмы 81дпе11сз, снабжаются тремя СЕ-входами. Для реализации ПЗУ со структурой 8К8 из микросхем ПЗУ емкостью 2К8 в данном случае требуется тольско один инвертор, осуществляющий выборку одной из четырех микросхем (рис. 2.26). В данном случае дополнительного декодера не требуется. Некоторые ОЗУ имеют большее число 'СЕ-входов, позволяющих избежать использования адресных декодеров. Входы СЕ соединяются внутри каждой микросхемы ПЗУ логической схемой И, так что выбор микросхемы осуществляется при поступлении 0 ((,-уровня) на один из входов СЕ(Е) и 1 (Н-уровня) на два остальных входа СЕ(Н).
При подаче лдресных сигналов А12=А!1=0 производится выбор ППЗУ-1, сяа инвертирующий вход которого поступает сигнал СЕ(Е) = =А11=0, на один из неинвертирующих входов — СЕ(о) = А12=1, а на другой подан потенциал +5 В, что эквивалентно Вход оддееа~ ахис. я.яб.
каскадное иключенне ппоУ для увеличения объема памяти дозкз. Нумерзанв Ппзу сверху вниз. Зааотнанаюн!ие аотаоаатва 1ЗУ) СЕ(Н) — — 1. Для трех остальных микросхем ППЗУ условия выборки при этом не выполняются. При подаче сигналов А12=0, А11=1 выбирается ППЗУ-2, на входах которого устанавливаются СЕ(Е) =А12=0, СЕ(Н) =А!1=1 и СЕ(о) =+5 В=1. Выбор ППЗУ-3 осуществляется при А!2=-1, А!1=0, а выбор ППЗУ-4— при А12=-Л!1=1. Выходы микросхем ППЗУ можно включать параллельно, так как невыбраниые микросхемы имеют либо аотключепный» выход (в микросхеме типа 825190), либо выход с открытым коллектором (в микросхеме 825191).
В схемах с открытым коллектором выходной фиксирующий резистор следует подключать к источнику напряжения +5 В. Благодаря своей энергонезависимой структуре ПЗУ и ППЗУ более пригодны для работы в режиме с пониженной мощностью по сравнению с энергозависимыми ОЗУ. 1(огда запросы на доступ к ЗУ пе поступают, источник питания ПЗУ автоматически выключается. Единствеш|ое условие, которое прн этом требуется выполнить, — это отсутствие дополпителыюй нагрузки на адресные шины, шины данных и шины управления при переходе к режиму с пониженной мощностью питания.
Переход на этот режим выполняется с помощью электронного переключателя, который включается в цепь питания (7в= =+5В ППЗУ и управляется сигналом СЕ (рис.2.27). На переключателе це должно быть падения напряжения более 0,5 В, чтобы его включение не влияло на работу микросхем ППЗУ. так как минимальное напряжение питания, при котором эти микросхемы обеспечивают номинальные значения всех параметров, составляет +4,5 В. Практическая схема электронного переключателя представлена на рис. 2.28.
Если СЕ(Ц =Е(ОВ), то р — и — р-транзистор переключается в проводящее состояние и соединяет шину +5 В с выводом (7в на корпусе микросхемы ППЗУ. Для обеспечения быстрого режима отключения используется схема драйвера шины типа 75451, который через резистор с сопротивлением 47 Ом быстро разряжает внутренние монтажные емкости ПЗУ, чтобы защитить от перегрузок шину данных. Переход в режим с пониженной мощностью питания влияет на время доступа. После появления сигнала СЕ(Е) требуется интервал времени (аз для включения напряжения питания н подготовки к началу адресации. Затем происходит доступ в течение интервала времени Теееее.
По окончании сигнала СЕ(Е) требуется определенное время отключения !со для перевода ПЗУ в режим с пониженной мощностью. Время 1ав составляет примерно 30 мс. На рис. 2.29 представлено ППЗУ с объемом памяти 8К16 бит, снабженное схемой переключения в режим с пониженной мощностью. Выбор кристалла осуществляется с разря- Яюлом Оонны Рис. 2.27. Переключатель перевода ППЗУ в режим с пониженной мощвосж питания.
ллллд Гйй7лл лажу% Рис. 2.28. Схема, обеспечивающая переключение в режим пониженносо и требления мощности Г1ПЗУ типа 828181 фирин Р18!1ра-Яиое11оса, Зааохикаиилив Кстробства 1аУ) дами А!0 — А12 адреса, которые декоднруются с помощью схемы 741.8138. Через буферы выходы декодера управляют работой восьми стробируемых выключателей питания. Во включенном состоянии находится только один из них, который обеспечивает нормальный рабочий режим выбранной группы из двух микро- вмм Охвоононох ионов ноохохянон оманомоо бмхаи Ооннхнх !'ис.
2.29. ППЗУ с объемом намети 6К16 бит, со схемами, сиюаающими истребление мощиостй. схем ППЗУ, обеспечивающих выдачу !6-разрядного слова. Остальные ППЗУ работают в режиме с пояиженной мощностью. Младшие разряды адреса АΠ— А9 подаются на все микросхемы ППЗУ одновременно. 2.7. Символические обозначения элементов ЗУ Прн обозначении элементов ЗУ в логических схемах используются символические изображения, утвержденные Международной электротехнической комиссией (МЗК), в которых выделяются функциональные блоки и связанные с ними блоки управления. Внутри блоков управления указываются сигналы СЕ илн Глава 2 Рнс. 2.30.
Символическое обозначение статического ОЗУ типа 2114 с объемом памяти 1024Х4 бит. дяагдлйлвй пйдвс ФЖ!!! б!1Я! СЮ!4 щ!Гс!!! ~айаг Рис. 2.31. Символическое обозначение динамического ОЗУ типа 4096 с объ- емом памяти 4096Х! бит. запись; отсюда наличие идентификатора 2 у входа ячейки. Если истинен сигнал М2, то произойдет считывание и тристабильный выход ячейки получит разрешение для связи с шиной данных; С5, а также сигнал МЕ, разрешающий запись или считывание данных. В функциональном блоке выделяются группы ячеек памяти, в каждой из которых хранится один разряд выходного ч!, слова.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
