Дж.Хиллбурн, П.Джулич Микро-ЭВМ и микропроцессоры (1979) (1092080), страница 53
Текст из файла (страница 53)
Программное обеспечение первого вида, предназначенное для установки на различных ЭВМ, поста|вляется на 9-дорожечной магнитной ленте с плотностью записи 32 бит/мм (такая лента применяется 'в ЭВМ фирмы 1ВМ). Другой вид программного обеспечения используется в международной сети информационной службы Оепега! Е!ес!Нс потребителями, работающими в режиме разделения времени.
ь ьь ф ! ~~%'ь! !Ъьъь ь! ДъД! 'ы <л о !а Ъф ь ~~ь ъъ арарпр-прора Вашшаюптац ььь ч пааарю аашоаппх фь фь ъь ьъ с,! ъь ьь \ ъ ъ х х О о ! х О ! о ъь ь! ашоо!ройиоп рр шшташпиоаиор ьь х. О ь ф Ф ъь ъь 4~ ь ъь ъъ ъь ъь г —— ! ь ъь ъ ьь 1 ьъ опт поашпо арапа нот ииашпиароу ь!)!)! Ъ ! ! ! ! ! ! ! ! ! ! !а З И !ъ 4 х х х ь И О. О. о н ь ш о СЗ о ш х х й 314 Глава 7 ЗАМЕЧАНИЯ Микропроцессор СО5МАС является статическим устройством, изготовляемым по КМОП-технологии. Его преимуществом является:высокая помехоустойчивость и использование генератора однофазных тактовых импульсов, частота следования которых изменяется от 0 до 2 МГц. Для микропроцессора требуется один источник питания с диапазоном напряжений от 4 до 12 В. Внутреннее электропитание (Е,) изолировано от электропитания ввода вывода (Е,), так что процессор может работать с максимальной скоростью (при Е,=10 В) при сопряжении с различными семействами интегральных схем, такими, как ТТЕ.
Центральный процессор имеет 16 регистров г[, каждый нз которых может использоваться для хранения даяных, в качестве индексного регистра или счетчика команд. Различные применения этих регистров, определяемые пользователем, ограничивают объем стека, выполняемого на отдельном кристалле.
Так как счетчик команд в одной программе может использоваться как операнд в другой, предусмотрена возможность расширения стека адресов возврата за счет записи содержимого регистров в основную память. Процессор имеет четыре входа сигналов флажков ввода вывода (ЕЕ1 — 1ЕЕ4), что обеспечивает передачу данных о состоянии от контроллера ввода-,вывода к ЦП. Уровни этих сигналов должны проверяться при ~выполнении команд условного перехода и могут использоваться для установления прпорнтетов прерываний.
Процессор имеет также эффективное устройство прямого доступа к памяти на кристалле. Разработаны интерфейсы для сетей связи, клавишных пультов, дисплеев и гибких дисков с использованием возможностей прорыва~пня и ПДП !341. 7.10. МИКРОПРОЦЕССОР РР$-8 ФИРМЫ КОСКФЕ).1. Микропроцессор РР8-8 является вариантом модели РР5-4, описанной в разд. 7.5, и обладает ббльшими ~вычислительными возможностями. Его перегное и наиболее существенное отличие от предыдущей модели в том, что он 8-разрядный.
Система располагает также рядом новых команд и дополнительными возможностями (например, прерывания). В микропроцессоре РР8-8 используется тот же генератор тактовых импульсов, что и в микропроцессоре РР8-4, и один источник питания ( — 17 В). АРХИТЕКТУРА [ЗБ] Структурная схема микропроцессора показана на рнс. 7.45. Сравнение структурных схем на рис: 7.45 и 7.!9 позволяет обна- Микропроцессоры и микро-ЭВМ 313 Ес Ес А й ре //ее пп //е ,гею/ат /мем и/и р/// г/р /-//еа Рис.
7.45. Структурная схема микропроцессора РРБ-З. (С разрешения Кос!гя/е!$ !п!егпа!гопа! Согр.) ружить сходство двух моделей. Центральный процессор РРЯ-8' состоит из АЛУ, счетчика команд, регистров адреса, дешифратора команд и регистров обацего назначения. 1. Адресация памяти Адреса команд и данных передаются мультиплексно по 14-разрядной шинеадреса в ЗУ,гдепроизводитсн ихдемультиплексация. Адрес команды хранится в регистре Р, который состоит из двух. 7-разрядных регистров Ру и Р1/'. Содержимое регистра Р1, 7 младших разрядов регистра Р, автоматически увеличивается во время |выполнения команды и ~может заменяться при выполнении команд переходов.
При обращении к подпрограмме (выполнении команды В1— перехода с возвратом) содержимое регистра Р сохраняется в 16- разрядном регистре 1., а содержимое регистра 1, пересылается в 32-байтовый стек в ОЗУ. Регистр 5 используется как указатейь. адреса стека.
Его содержимое автоматически увелнчиваегся или уменьшается во время соответственно загрузки данных или содержи~мого регистра Ь в стек или выборки из него. 3!6 Глана 7 Четырнадцатиразрядный адрес слова данных находится в регистрах Х и Х, при этом 7 старших значащих разрядов содержатся в регистре Х, а 7 младших — в регистре Х. Старший значащий разряд регистра Х управляет семью старшими разрядами кода адреса.
Если старший значащий разряд содержимого регистра Х есть 1, то содержимое регистра Х воспринимается как 7 старших разрядов кода адреса; если же старший разряд равен О, то за 7 старших разрядов кода адреса принимается логический нуль. Регистр У может использоваться для хранения наименьшего адреса ОЗУ. 2. Пересылка слов Структурная схема микро-ЭВМ на основе микропроцессора РРЗ-8 показана на рис. 7.46.
Здесь используется мультиплексная передача дан~ных и команд по шине команд и данных. Во время фазы Фл периода тактовых импульсов информация, передаваемая по шине команд и данных, идентифицируется как код команды, а во время фазы Ф, — как слово памяти ОЗУ или данных ввода- вывода. 3. АЛУ и аккумулятор Как и в модели РР5-4, в РРБ-8 аккумулятор используется как основной рабочий регистр. Он является центром обмена данных при выполнении большинства команд пересылки данных. Для упрощения выполнения операций двоично-десятичной арифметики 8-разрядный сумматор, кроме флажка переноса 1'С), имеет вспомогательный флажок переноса (Я). 4. Ввод-вывод При всех операциях ввода-вывода используется шина команд и данных. Основные команды ввода-вывода просто пересылают данные по шине в аккумулятор или из него. Дополнительная команда ввода-вывода (104) производит пересылку только 4-разрядных данных между аккумулятором и устройством ввода-вывода.
При выполнении этой команды на устройство ввода-вывода выдается содержимое разрядов 5 — 8 аккумулятора, а содержимое разрядов 1 — 4 УВВ поступает в аккумулятор при передаче в обратном направлении. Команда 104 обеспечивает совместимость систем РРЗ-4 и РР5-8. Все команды ввода-,вывода имеют 2.байтовую длину, и иа нх выполнение требуются два машинных цикла. Первый байт указывает на то, что выполняется команда ввода-вывода, тогда как второй идентифицируется УВВ. Обеспечивается адресация 18 устройств, на каждое из них могут быть поданы команды во время пересылки второго байта команды.
Ю с о 3 Ю !И ь ь 06 О) й а ь В .ь ь ь Ф ь ь О м О О О ъ . ь ь ч44 Ф ьь ьь ь,ь ь ьь ф«' 6 ь ь ь ~ ь ~ ьь3ьь ч ььь ~ ь ьь Цф ~34 ьь ь ь О о о о и о О о о. '"о жО Х 313 Глава 7 5. Управление Схемы управления вырабатывают сигналы, необходимые для управления работой системы. Линии «Запрещение чтения» (Я1Н) и «Разрешение выполнения команд записи и ввода-'вывода (%/1О) используются для управления направлением пересылки данных по шине команд и данных. Во время фазы Фв 1 на линии %/10 идентифицируется как разрешение записи, и слово по шине команд и да~нных записывается в память ОЗУ по адресу, определенному в фазе Фь Приведение центрального процессора и системы в исходное состояние осуществляется посредством сигнала «Включение питания»,(РО), как и в модели РР3-4.
6, Машинный цикл Тактовые импульсы в рассматриваемой системе, как и в модели РР3-4, разделены на четыре фазы. При сравнении,временнйх диаграмм микропроцессоров РРЗ-4 (рис. 7.21) и РРЗ-8 (рис. 7.47) можно заметить их существенное сходство в выполнении операций. Сигнал сброса выдается на шины в фазах Ф1 и Фь а передача данных и адресов происходит в фазах Фв и Ф4. В отличие от.микропроцессора РРЗ-4 в модели РРЬ-8 имеется линия запрещения чтения,,которая предназначена для блокировки выполнения опе.
рации чтения в цикле записи или ввода-вывода. Сигнал на этой линии идентифицируется в фазе Фь Во время работы процессора происходит совмещение процессов выборки команды и чтения данных, т. е. адрес памяти ОЗУ поступает на шину адреса во время пересылки по шине команд и да~нных команды, выбираемой по ранее переданному адресу из ПЗУ. ОРГАНИЗАЦИЯ ПАМЯТИ Четырнадцатиразрядные линии адреса обеспечивают прямую адресацию процессором 16К байт памяти как ПЗУ, так и ОЗУ, Дополнительную память можно адресовать через выходной порт, используя один из входов выбора кристалла,в модуле ОЗУ. Как память команд, так и память данных имеют страничную организацию. Каждая страница включает 128 байт.
В 7 младших разрядах регистра Х обычно содержится адрес страницы памяти данных, тогда как адрес байта на странице определяется содержимым 7 младших разрядов регистра Х. Однако возможны несколько вариантов такой организации. Напри~мер, регистр Ь можно использовать для хранения адреса ОЗУ. Адрес байта может находиться в регистре У вместо регистра Х, и страницу 0 можно адресовать независимо от содержимого регистра Е Первые 32 байт страницы О (Π— 31) отводятся стеку. Адрес страницы для обращения,к памяти команд содержится в 7 старших разрядах регистра Р. Адрес байта представляется Микропроцессоры и микро-ВВМ 319 Период такт имо лесов Тактоигге имодлнси Адрес 0ЗУ Адрес взу Адрес взу мина адм со «З линищ Юона даннык ге гонии) lгересисека команды из ВЗУ ~адгг д) имение или зались дан'- нык В ВЗУ )7д/7: д/ Вересослка команды из 7ЗУилиК ОМ Ввода-Выдмза закон щ отекая гг=ато ниР) Заире ис имения ЗолреШеное нтенил «линии) Ввод-вывод разрешат«ы Вывод ВВ) Ввод- Воевод разрешен Гд=восдор взу) Аемондазолиси.
ВВод-Вн Вод разрешен «линие) дом андо залиси « зались, О=эалйсо) Рис. 7.47. Временная диаграмма работы микропроцессора РР8-8. (С разрешения москтнен 1п1егпаиопа! Согр.) содержимым 7 младших разрядов того же регистра. Обычно не.- которые ячейки памяти под набор данных не задействованы. )гул данных — это набор общих слов (байтов), которые могут использоваться многими командами. Микропроцессор РРБ-8 содержит три таких пула: командный, литерный и входов в подпрограммы. Командный пул занимает первые 64 ячейки страницы О памяти команд.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
