Дж.Хиллбурн, П.Джулич Микро-ЭВМ и микропроцессоры (1979) (1092080), страница 45
Текст из файла (страница 45)
Обеспечивается возможность схемного 18- илн Микроироцессорес и микро-ЭВМ 265 14-кратного уменьшения частоты задающего генератора для получения рабочей частоты 199 нли 256 кГц соответственно. Таким образом, время основного машинного цикла может составлять .5,029 или 3,911 мкс. Однако в действительности микро-ЭВМ работает быстрее, чем это определено машинным циклом, в связи с перекрытием циклов. АРХИТЕКТУРА Структурная схема центрального процессора РРБ-4 показана зча рис.
7.19. В блок ЦП входят дешифратор команд, счетчик команд, аккумулятор и АЛУ, которое выполняет основные функции микропроцессора (равд. 4.1). Триггер переноса и два отдельных триггера используются для управления условными переходами 4111. 1. Адресация памяти Команды программ и данные адресуются посредством 12-разрядной адресной шины. Адрес команды хранится в регистре адреса команды (Р-регистре), состоящем нз двух 6-разрядных регистров.
Приращение шести младших разрядов команды происходит автоматически при выполнении каждой команды. Шесть старших разрядов устанавливаются программно. Выполнение подпрограмм облегчается за счет использования двухуровневого стека (регистры ЯА и ЯВ). Для программ, требующих более двух уровней для хранения адресов возврата, имеется команда (СУ5), посредством которой обеспечивается возможность расширения объема стека за счет оперативной памяти. Таким образом, стек по существу не имеет ограничений, хотя программное обеспечение должно разрабатываться с учетом размещения части стека в ОЗУ. Регистр адреса данных (В-регистр) состоит из трех 4-разрядных регистров: ВУ (старшие 4 разряда), ВМ (средние 4 разряда) и ВТ.
(младшие 4 разряда). Содержимое ВЬ можно увеличивать программным путем для того, чтобы обеспечить передачу последовательности данных через регистры ОЗУ. Значения ВУ и ВМ устанавливаются программными средствами. Имеется целый ряд команд обращения к памяти, при помощи которых регистры ВУ или ВМ можно модифицировать. Эти команды повышают эффективность РР5-4 при работе с массивами данных. Так, например, сложение 16-разрядных десятичных чисел с фиксированной точкой может быть выполнено с использованием лишь восьми команд. Четырехразрядный Х-регистр используется для временного хранения содержимого аккумулятора или регистра ВМ.
При использовании аккумулятора и Х-регистра старшие восемь разрядов регистра В (ВУ н ВМ) можно хранить в течение времени поиска нового адреса данных в ОЗУ. 266 Глава 7 Шина адреса Фьрмародатали мультипленгпра (/// Юпрнорпдители и лыпинленгора Регистр адрега ть яиноур/(/ьь! пи, вм оь Регистр ', -'1 адрес данно!и(/д! рос гтр р м ер/(нРиин/и!1 ннумулптпр л у/л 1571 ~Я урридл Ган ьшниа сигнал днлыченнн нитапио (руд! гдпог нри дни потанин/Рд! дул Регистр дешиапатпра но иед Дымно ил нее ьнапленгаеп г~~/у Выдал донньи Рпгаоэенный дду ) адрес (/дрд В! и Л В /удуд Ь диан унуаменне т аристиппа диоды(1/! дьиодьь/У! шина номанйдонные (линии 5-д! груду риемнини мульти оленгогю Выдор ! атг.
ино нпмпндгданнььс расширено /тоти г-а! Вендор 1 Удд ад ньагпшлло ) (дудев! д/ьн!/ Л/ьдиеь ддпаг- дыуйои ьдтего на™точении !у 7в И другим устройствам Рис. 7.19. Структурная схема микропроцессора РРЯ-4. (С разрешения кос1гые!1 ! п1егпа1!опа! Согр.) 2. Передача слов Слова данных или команд из ОЗУ (ПЗУ) мультиплексно передаются по 8-разрядной шине команд/данных (1/Р) (рис.
7.19). Слова команд поступают в дешифратор команд. Четырехразрядные слова данных передаются в аккумулятор по линиям 1 — 4 шины 1/1р. В то же время содержимое аккумулятора выдается на линии 5 — 8 той же шины. Это обеспечивает возможность обмена данными между аккумулятором и ОЗУ за один цикл. 3.
АЛУ/аккумулятор АЛУ и аккумулятор являются центром обработки информации. Аккумулятор — это главный регистр, через который осуществляется обмен данными почти для всех операций передачи данных. Поскольку аккумулятор является центром обработки данных, регистр ь ь ь 'ь ьь ч ппп ппп Л ь ь Ьь ь $ ф, ф ь ь ь~ ~Ьь ч ьч„ь ь ьь ь ь ь-. ф Ф ььь ф ьь анжппппп ///фппп/Фпп и//,~ф амйппнпп/и аппэаппаИ М с. о ппп „ь 'ь 'ь ьь ~( нпн пнЮ ьь ~~~ $ ь. ь ь ьф ь 44 ~ь ь ь ьь Ю~ч ЪЪ, '-~ь ь/ьь~ъъ т"'>Я/ь~~ ь $ ~ь ь с с а ьььь ь ь ььь ьь ьь„.ь ььь " ьь фь «Ю 3' /с' с с.
9 зо с ь ь Ь с со // с ьс й ь ь и с // с й с о 268 Глава 7 Х отведен для временного хранения содержимого аккумулятора. В АЛУ реализуются арифметические и логические операции. Оно выполняет несколько команд сложения, условного перехода по результату сложения и коррекции аккумулятора для выполнения операций десятичной арифметики. К логическим операциям относятся операции И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и ДОПОЛНЕНИЕ. 4.
Ввод-вывод Операции ввода-вывода могут выполняться с использованием шины 1/1л или трех 4-разрядных выводов. Два 4-разрядных входа А и В используются для ввода специальных сигналов, сигналов состояния переключателей или флажков внешних логических схем. Эти входы внутренне синхронизованы, и уровни сигналов изменяются в пределах от — 2,5 до 7 В (при источнике питания 17 В).
Один (4-разрядный) вывод применяется для непосредственной передачи содержимого аккумулятора во внешние схемы. В качестве выходного формирователя используется МОП-транзистор со свободным стоком по отношению к земле. В состоянии «Включено» выход транзистора переключен на землю; при этом максимальное сопротивление составляет 1,25 кОм и максимальный ток 1,25 мА. В состоянии «Выключено» выход разомкнут (сопротивление )5 МОм). Команда ввода-вывода использует шину команд/данных 1/Р (рис. 7А9) и выполняется за два машинных цикла. Во время первого цикла первые восемь разрядов кода команды, выбираемые из памяти команд, сообщают микропроцессору о том, что выполняется операция ввода-вывода. В этом случае ЦП игнорирует второй байт команды.
Первый байт служит также для выдачи сигнала %1/О в устройства ввода-вывода. Данный сигнал используется для блокировки памяти и разрешения работы устройств ввода-вывода в следующем цикле. Второй байт команды пересылается непосредственно в устройства ввода-вывода. В системе РРЬ-4 разряды 5 — 8 определяют заданное устройство ввода-вывода, а разряды 1 — 4 содержат код операции, интерпретируемый устройством. Во время следующей фазы передачи данных информация может быть выдана из устройства в аккумулятор (разряды 1 — 4) и в обратном направлении (разряды 5 — 8).
Фирма Косице!1 предлагает большое количество стандартных схем интерфейса, совместимых с системой РРЯ-4. 5. Управление Блок управления выдает сигнал записи и разрешения ввода- вывода (%1/0) для того, чтобы управлять выполнением команд записи в память и операций ввода-вывода с использованием шины 1/1л. Сброс содержимого регистра Р ЦП при включении источника питания осуществляется внешним сигналом. На вывод «Сброс Микроирочессорм и микро-ЭВоГ 269 при включении питания» подается отрицательный импульс. В этом случае микропроцессор выдает синхронизированный сигнал включения питания, который используется для сброса внешних цепей.
Хотя РРБ-4 не имеет аппаратных средств прерывания, ограниченный режим прерываний может быть создан за счет программных средств илн использования вывода «Сброс при включении питания». 6. Машинный цикл Из сигналов задающего генератора, поступающих в микропроцессор, логически формируются четыре фазы. Частота внутренних сигналов таким образом в четыре раза больше частоты генератора А. На рнс.
7.21 представлен типичный машинный цикл. Во время первой и третьей фаз (Ф, и Ф») осуществляется сброс содержимого шин данных и адреса. В фазе Фи адрес ПЗУ поступает на шину адреса, а в фазе Ф„команда считывается из ПЗУ в ЦП. При такой последовательности синхросигналов возможна работа с большой нагрузкой (например, до 30 устройств РРЗ могут быть подключены к шине без дополнительного буфера илн формирователей).
В системе РРЗ-4 обеспечивается перекрытие машинных циклов. Когда командное слово считывается из ПЗУ на шину 1/П в период фазы Фь из регистра В на шину адреса поступает адрес слова данных в ОЗУ. Затем происходит совмещение процессов чтения слова данных из ОЗУ и его обработка с выдачей адреса следующей команды на шину данных. ОРГАНИЗАЦИЯ ПАМЯТИ Шина адреса (12 разрядов) позволяет непосредственно адресовать 4К ОЗУ и 4К ПЗУ. ОЗУ можно также адресовать, используя одну нз выходных линий для выбора кристалла.
Память данных (рис. 7.22) состоит из модулей ОЗУ, каждый емкостью 256Х Х4 бит (можно включать до 16 модулей). Регистр ВУ определяет адресуемый кристалл, регистры ВМ и ВЬ вЂ” номера столбца и строки выбираемого слова данных. Команда выработки адреса ЗАО обеспечивает доступ к любому слову данных в первом столбце первого модуля ОЗУ (ВМ=О, ВУ=О) без изменения содержимого регистра В 112].
Память команд организована в виде страниц, емкость каждой страницы 4Х16 байт. Страница 0 включает адреса памяти 000— ОЗР, страница 1 — адреса 040 — 07Р, страница 2 — адреса 080— ОВР и т. д. Формат слова адреса команды показан на рис. 7.23. Оно содержит 14 разрядов, 12 разрядов из которых задаются ре- о х о о о о« сЩ ь «ъь ь 3 З о х ьь ъсС!сс ч '' 'У1 ь ьь«! ь «!. ! сь 'г.' ь ъ« ь ь' Ьь ььъьь х х И хо зо х х ф х ох о о вв ььф ььььь, сс Й З о, х х ы вв !ссс ® «ь ььь й«« ь ъ 'ь ь ь Ьь с ч о а ь ь ъььь ьь с\ М'.ьь ьььъь Ьь « ь У7 Г. ь ! «Ъ«ььь ъъ«! 4ъ ьсь ььь « х х сс о о, х о х х ь, о Микропроцессоры и мокро-ЭВМ 271 и- а им ас:асолдсм*аасс овсом гх-и, ю аьыа ггг ак=осспиа * санс хаасс са Рис. 7.22.
Организация памяти данных ОЗУ. (С разрешения Коскюе1! 1п1егпапопа1 Согр.) ЬВ к 1.В1. — команды, воааолающке адресовать любое слово Оау О дла выбора Оау (с 1-го ко !б-е) ксобходвмо кскольаовать команду ЬВОД. гистром Р. Оставшиеся 2 разряда («Адрес блока») обычно передаются по выходному порту.
Организация системы РРЗ-4 предусматривает особое использование некоторых ячеек памяти команд. В ячейке 000 всегда содержится первая команда, которая выполняется после включения источника питания. Подпрограммы установки схем в исходное состояние обычно расположены на страницах 1 и 2. На странице 3 находятся указатели. Первые 16 слов (ОСΠ— ОСЕ) страницы 3 содержат указатели адресов данных для команды косвенной загрузки регистра В, а в остальных 48 ячейках (0110 — ОРГ) находятся указатели адресов входа в подпрограммы, выбираемые по команде безусловного перехода с возвратом. В качестве адресов входов в подпрограммы могут служить любые адреса на страницах 4 — 15 модуля ПЗУ О.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
