Глотов А.Н., Жаркова Н.А. Учебное пособие Типовые узлы цифровых устройств (2013) (1092077), страница 6
Текст из файла (страница 6)
Глотов «Типовые узлы цифровых устройств»37здает два пороговых уровня напряжения UП1 и UП2 для компараторов DA1 и DA2; RSтриггер; буферный усилитель DA3; транзистор VT1 для блокировки работы таймера итранзистор VT2 для разряда времязадающего конденсатора. Величины резисторов одинаковы, следовательно напряжение питанияделится на три равные величины UП2 = 1/3EП, а UП1 = 2/3 EП. Компаратор DA1 сбрасывает триггер при превышении напряжениемна входе уровня UП1. Компаратор DA2 устанавливает триггер когда напряжение на входе станет ниже уровня UП2. При сброшенном триггере транзистор VT2 насыщен базовым током.
При подаче на базу транзистораVT1 напряжения низкого уровня работа таймера блокируется так как VT1 открывается инасыщает VT2. Запуск таймера происходитпри снижении напряжения на выводе «Зап» ниже значения UП2 = 1/3 EП.Рисунок 3.19Ждущий режим.Для генерации одиночных импульсов предназначена схема, показанная на рисунке 3.20.Рисунок 3.20Рисунок 3.21В отсутствие запускающего сигнала схема находится в статическом состоянии,обеспечиваемом высоким уровнем напряжения на выводе «Зап», формируемым эмиттерным повторителем на транзисторе VT1. При этом на выводе P удерживается низкийОглавлениеН.А.
Жаркова, А.Н. Глотов «Типовые узлы цифровых устройств»38уровень напряжения за счет открытого внутреннего разрядного транзистора (VT2 нарисунке 3.19) и обеспечивается разряженное состояние конденсатора Ct. Подача навход «Uзап» отрицательного сигнала приводит к запуску таймера (Рисунок 3.21). Внутренний триггер устанавливается в «1», внутренний разрядный транзистор закрывается.Начинается заряд конденсатора Ct через резистор Rt1 с постоянной времени Ct·Rt1.
Навыходе формируется фронт импульса.Заряд конденсатора Ct приводит к увеличению напряжения UП1 на выводе C поэкспоненциальному закону. При достижении UП1 = 2/3 EП. Происходит сброс триггерав 0, открывание внутреннего разрядного транзистора, разряд конденсатора Ct и окончание импульса. Длительность импульса можно регулировать резистором Rt1. Ее можно рассчитать по формуле:tи Rt1 Ct lnEП U 0 1,1 Rt1 Ct ,EП U П1(3.20)где U0 – уровень логического нуля на коллекторе открытого разрядного транзистора.Автоколебательный режим.Для генерации последовательности импульсов предназначена схема, показаннаяна рисунке 3.22.В этом режиме напряжение на конденсаторе Ct изменяется между уровнями порогов срабатывания UП1 иUП2. При этом заряд происходит с постоянной времени Ct·(Rt1+Rt2), а разряд с постоянной времениCt·Rt2, так как при открытом разрядном транзисторевывод P заземлен.Рисунок 3.22Период колебаний складывается из временных интервалов t1 и t2 :T = t1 + t2,следовательноT ( Rt1 Rt 2) Ct lnEП U П 2E U П2 Rt 2 Ct ln П 0,69 Ct ( Rt1 2 Rt 2)E П U П1E П U П1ОглавлениеН.А.
Жаркова, А.Н. Глотов «Типовые узлы цифровых устройств»39Временные диаграммы процесса формирования последовательности импульсов показанны на рисунке 3.23Рисунок 3.23ОглавлениеН.А. Жаркова, А.Н. Глотов «Типовые узлы цифровых устройств»404. ШИФРАТОРЫШифраторами (кодерами) называют устройства, позволяющие преобразоватьцифровой сигнал (код), поступающий на один или несколько входов, в другой код,представленный в произвольной системе счисления. Функция преобразованияшифратора задается либо в виде переключательной функции, либо в виде таблицыистинности.На практике часто используется представление входного сигнала в видепозиционного кода, т.е. в любой момент времени логическая единица присутствуеттолько на одном из нескольких входов, при этом выходной сигнал представляется ввиде параллельного двоичного кода.Работа шифратора задается (или может быть представлена) с помощью таблицыистинности.Входной позиционный кодВыходной код«1»«2»«3»«4»1 разряд2разряд100000010010001001000111Шифраторы могут быть реализованы на диодах с помощью диодной матрицыкодирования или на логических элементах комбинационного типа.На рис.4.1 представлена диодная матрица кодирования.ОглавлениеН.А.
Жаркова, А.Н. Глотов «Типовые узлы цифровых устройств»41Диодная матрица кодирования (диодный шифратор)Входные шиныП1V101243D15D267D3D4Код1KРазряд 1R1D5D6D7D8D11D121KРазряд 2R2D9D101KРазряд 3R3Рис.4.1.На выходах этой матрицы появляется двоичный код, соответствующий номерутой входной шины, которая подключена перемычкой П1 к источнику постоянногоположительного напряжения V1. Напряжение источника V1 должно быть большепорога отпирания диодов Uд.пр.
Выходной код определяется позициями, в которыхустановлены диоды D1…D12. Например, при подключении источника V1 к входномуконтакту 5 открываются диоды D3 и D10. При этом на выходных шинах "разряд 1" и"разряд 3" шифратора появляется напряжение, равное напряжение источника V1 завычетом прямого падения напряжения на диодах Uд.пр. На "Выходе 2" сохраняетсянулевой потенциал. Сформированный двоичный код "101" соответствует шине «5»находящейся под постоянным потенциалом.Операцию кодирования можно организовать, если использовать схемысовпадения "И-НЕ", которые для сигналов низкого уровня, согласно свойствудвойственности логических функций, выполняют операцию "ИЛИ-НЕ" рисунок 4.2.ОглавлениеН.А. Жаркова, А.Н.
Глотов «Типовые узлы цифровых устройств»42Шифратор на логических элементахR1 R2 R3 R4 R5 R6 R7 R8 R9 R10V1Выходной двоичный код1K 1K 1K 1K 1K 1K 1K 1K 1K 1K&Разряд 1ЛЭ1&Разряд 2ЛЭ2&Разряд 3ЛЭ3&Разряд 4ЛЭ40123456 7П189Входные шиныРисунок 4.2В этой схеме управляющими являются сигналы низкого уровня. В исходномсостоянии, пока все входы логических элементов ЛЭ1, ЛЭ2, ЛЭ3, ЛЭ4 находятся подвысоким потенциалом, на выходе этих элементов будет состояние логического нуля.Если присоединить одну из входных шин перемычкой П1 к "земле" (например вход"6"), то на выходе логических элементов ЛЭ2 и ЛЭ3 (с учетом инверсии) появитсялогический уровень "1". Выходы ЛЭ1 и ЛЭ4 будут иметь состояние "0", т.к.
все входыэтих логических элементов по-прежнему остаются под высоким потенциалом. Врезультате на выходе схемы появится код "0110", что соответствует числу "6" вдвоичном исчислении.ОглавлениеН.А. Жаркова, А.Н. Глотов «Типовые узлы цифровых устройств»435. ДЕШИФРАТОРЫДешифраторы (декодеры) выполняют задачу обратную кодированию. Входнаяинформация имеет вид кода, выходная – импульса или потенциала на одной извыходных шин.Цифровой код на входе дешифратора часто формируется счетчиками, при этомчисло входов n дешифратора соответствует числу разрядов счетчика.
Число выходов m,nдля полного дешифратора определяется как m=2 . Дешифраторы, содержащиеменьшее количество выходов, называются "неполными". Дешифратор обозначается как(n х m). Работа дешифратора задается (или может быть представлена) таблицейистинности. Ниже приведены таблица истинности, а на рисунке 5.1 логическая схемаполного дешифратора (2х4).Таблица истинности дешифратора(2х4)Входной код1 разряд2 разряд00011011R1Выходной позиционный код«1»«2»«3»100010001000«4»0001V11k10ЛЭ2П1ЛЭ110ЛЭ4П2ЛЭ3Выходные шины&ЛЭ5&ЛЭ6&ЛЭ7&ЛЭ80123Рисунок 5.1ОглавлениеН.А. Жаркова, А.Н.
Глотов «Типовые узлы цифровых устройств»44Схема включает в себя логические элементы ЛЭ1…ЛЭ8 и схему формированиявходных сигналов,в которую входят источник питания (источник сигнала) V1,резистор R1 и перемычки П1,П2. Сигнал логической "1" появляется на одном извыходов 0…3 в соответствии с кодом на входах логических элементов ЛЭ1 и ЛЭ3.Входной код изменяется при смене положения перемычек (состояния "1" или "0").Работа шифраторов и дешифраторов описывается логическими функциями.Обычно при конструировании на логических элементах первоначально задаютсялогическими функциями для всех выходных переменных, на основе которыхсоставляют принципиальную электрическую схему устройства. Быстродействие схемвыполненных только на комбинационных ЛЭ определяется по задержке самой длиннойлогической цепочки.
Оценку задержки каждого ЛЭ производят по характеристикамустановленных ЛЭ.6. МУЛЬТИПЛЕКСОРЫ И ДЕМУЛЬТИПЛЕКСОРЫУправляемые кодом коммутаторы. В своей основе содержат: шифраторы идешифраторы.Мультиплексор имеет несколько n сигнальных входных (выходных) шин и поуправляющему (адресному) поступающему по m- входам сигналу подключает одну изсигнальных шин на вход (выход).Демультиплексор имеет один информационный вход и по управляющему(адресному) сигналу, поступающему по m-входам, подключает информационный входк одной из n выходных шин.Для полных мультиплексоров (демультиплексоров) справедливо соотношениеn=2m. Если это соотношение не выполняется, то эти устройства считаются не полными.Кромеадресныхвходовуправляющиесхемысодержатстробирующие(синхронизирующие) входы и также входы разрешающие или запрещающиеподключения определенных входов (выходов).
Роль управляющей схемы обычновыполняют дешифраторы. В цифровых мультиплексорах логические элементыкоммутатора и дешифратора обычно объединены.ОглавлениеН.А. Жаркова, А.Н. Глотов «Типовые узлы цифровых устройств»45Принципработымультплексоровидемультиплексоровзадаетсяилиописывается таблицами истинности.4 – сигнальных входаУправляющие входыВыход«1»«2»«3»«4»1 разряд2 разряд«Y»1000001010001000101000001111На рисунке 6.1 а и б приведены обобщенные схемы мультиплексора МХ идемультиплексора ДМХ соответственно.n – сигнальныхвходов1n – сигнальныхвыходов1ДМХМХВыход YВход Хnnm - управляющихвходова)1mm - управляющихвходовб)1mРисунок 6.1Используются в делителях частоты, триггерных, сдвигающих устройствах дляпреобразования параллельного двоичного кода в последовательный код, различногорода коммутаторах и др.ОглавлениеН.А. Жаркова, А.Н.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
