Учебник - Процессоры цифровой обработки сигналов (Круг П.Г.) (1086865), страница 10
Текст из файла (страница 10)
Изучаемый ПЦОС поддерживает прерыванияобоих типов.Говоря об аппаратных прерываниях, их следует подразделить навнешние и внутренние. Внешние прерывания вызываются сигналами,подаваемыми на внешние выводы микропроцессора, а внутренние –сигналами от внутренней периферии (асинхронного порта, таймера и т.п.).По возможности блокирования из пользовательской программыпрерывания подразделяются на маскируемые (могут быть запрещеныпрограммно) и немаскируемые (не могут быть запрещены программно).ПЦОС TMS320C2xx осуществляет обработку прерываний в трипоследовательных фазы:прием сигнала запроса прерывания;подтверждение запроса прерывания;выполнение подпрограммы обработки прерывания.4.6.2.
Описание прерываний TMS320C2xxАдрес подпрограммы обработки прерывания называется векторомпрерывания. Векторы прерываний изучаемого процессора храняться впрограммной памяти, начиная с нулевого адреса, и образуют таблицупрерываний (табл. 4.4).Таблица 4.4. Прерывания ПЦОС TMS320C2xxАдресвекторапрерыванияНазваниеПриоритетОписание0000hRS1Аппаратный сброс (немаскируемое прерывание)0002hHOLD / INT14Маскируемое прерывание №10004hINT 2 / INT35Маскируемые прерывания №2 и №30006hTINT6Маскируемое прерывание таймера0008hRINT7Маскируемое прерывание приема синхронногопоследовательного порта000AhXINT8Маскируемое прерывание передачи синхронногопоследовательного порта000ChTXRXINT9Маскируемое прерывание приема/передачиасинхронного последовательного порта000Eh-10Зарезервировано56PDF created with pdfFactory trial version www.pdffactory.comОкончание таблицы 4.4.
Прерывания ПЦОС TMS320C2xxАдресвекторапрерыванияНазваниеПриоритетОписание0010hINT8-Программное прерывание0012hINT9-Программное прерывание0014hINT10-Программное прерывание0016hINT11-Программное прерывание0018hINT12-Программное прерывание001AhINT13-Программное прерывание001ChINT14-Программное прерывание001EhINT15-Программное прерывание0020hINT16-Программное прерывание0022hTRAP-Вектор инструкции TRAP0024hNMI3Немаскируемое прерывание0026h-2Зарезервировано0028hINT20-Программное прерывание002AhINT21-Программное прерывание002ChINT22-Программное прерывание002EhINT23-Программное прерывание0030hINT24-Программное прерывание0032hINT25-Программное прерывание0034hINT26-Программное прерывание0036hINT27-Программное прерывание0038hINT28-Программное прерывание003AhINT29-Программное прерывание003ChINT30-Программное прерывание003EhINT31-Программное прерывание4.6.3.
Регистры и биты контроля обработки прерыванийОбработка прерываний в процессоре TMS320F206 осуществляетсяна основании содержимого следующих регистров:флагов прерываний (IFR) ― отображаемый в пространство памятиданных по адресу 0006h 16-битный регистр;контроля прерываний (ICR) ― отображаемый в пространствоввода/вывода по адресу FFECh 16-битный регистр;масок прерываний (IMR) ― отображаемый в пространство памятиданных по адресу 0004h 16-битный регистр.57PDF created with pdfFactory trial version www.pdffactory.comКроме того, при обработке прерываний большое значение имеетдевятый бит статусного регистра ST0, именуемый битом режимапрерываний INTM.УстановкабитаINTMприводиткзапрещениювсехдемаскированных прерываний, а его сброс – к разрешению последних.Данный бит автоматически устанавливается в “1” после того, какпроцессор переходит к выполнению процедуры обработки маскируемогопрерывания, по завершении которой для обеспечения возможностиобработки других маскируемых прерываний необходимо программносбросить этот бит.
Для программной установки бита INTM можновоспользоваться инструкцией SETC INTM, а для его сброса – CLRC INTM.Следует подчеркнуть, что управляющий бит INTM не оказывает влияниена обработку немаскируемых прерываний – они обрабатываютсянезависимо от его состояния.Регистр IFR (табл. 4.5) содержит флаги всех маскируемыхпрерываний. Если маскируемое прерывание достигает процессора,соответствующий флаг устанавливается в “1”. Это означает, что обработкаданного прерывания отложена. Для того чтобы отменить запрос намаскируемое прерывание, необходимо сбросить соответствующий бит IFRзаписью в него единичного значения.Таблице 4.5. Битовая структура регистра IFRНазваниеВиддоступаПослесброса-Чтение0Установлен – прерывание TXRXINT отложено;сброшен – прерывание TXRXINT не приходило5TXRXINTЧтение/Запись0Установлен – прерывание XINT отложено;сброшен – прерывание XINT не приходило4XINTЧтение/Запись0Установлен – прерывание XINT отложено;сброшен – прерывание XINT не приходило3RINTЧтение/Запись0Установлен – прерывание RINT отложено;сброшен – прерывание RINT не приходило2TINTЧтение/Запись0Установлен – прерывание TINT отложено;сброшен – прерывание TINT не приходило1INT2/INT3Чтение/Запись0Установлен – прерывания INT2/INT3 отложены;сброшен – прерывания INT2/INT3 не приходили0HOLD/INT1Чтение/Запись0Установлен – прерывание INT1 отложено;сброшен – прерывание INT1 не приходило№6 ¸15Назначение58PDF created with pdfFactory trial version www.pdffactory.comРегистр IMR используется для маскирования внешних и внутреннихаппаратных прерываний.
Для маскирования прерывания необходимоустановить соответствующий бит регистра IMR, а для демаскирования –сбросить. Маскированное прерывание не обрабатывается процессором.Действие данного регистра не распространяется на немаскируемыепрерывания ( NMI и RS ).Структура регистра масок прерываний приведена в табл. 4.6.Как очевидно из структуры рассмотренных выше регистровпрерывания INT2 и INT3 разделяют общие биты регистров IFR и IMR. Дляопределениятекущего статуса обработки (“отложенности”) имаскирования каждого из этих прерываний по отдельности используетсярегистр контроля прерываний ICR.В этом регистре также определяется чувствительность ПЦОС ксигналу прерывания INT1.Таблице 4.6. Битовая структура регистра IMR№НазваниеВиддоступаПослесброса6¸15-Чтение0Установлен – прерывание TXRXINT немаскировано; сброшен – прерывание TXRXINTмаскировано5TXRXINTЧтение/Запись0Установлен – прерывание XINT не маскировано;сброшен – прерывание XINT маскировано4XINTЧтение/Запись0Установлен – прерывание XINT не маскировано;сброшен – прерывание XINT маскировано3RINTЧтение/Запись0Установлен – прерывание RINT не маскировано;сброшен – прерывание RINT маскировано2TINTЧтение/Запись0Установлен – прерывание TINT не маскировано;cброшен – прерывание TINT маскировано1INT2/INT3Чтение/Запись0Установлен – прерывания INT2/INT3 немаскированы; сброшен – прерывания INT2/INT3маскированы0HOLD/INT1Чтение/Запись0Установлен – прерывание INT1 не маскировано;сброшен – прерывание INT1 маскированоНазначение4.6.4.
Обработка маскируемых прерыванийОбработка маскируемых прерываний в ПЦОС TMS320F206происходит в соответствии с изложенным ниже алгоритмом:· поступает запрос прерывания на ПЦОС;· устанавливается соответствующий бит регистра IFR;59PDF created with pdfFactory trial version www.pdffactory.com· если бит INTM статусного регистра ST0 установлен, осуществляетсяпереход на шаг 10, в противном случае осуществляется переход нашаг 4;· если соответствующее прерывание маскировано (сброшен битрегистра IMR) ― на шаг 10, в противном случае осуществляетсяпереход на шаг 5;· ПЦОС подтверждает запрос прерывания;· устанавливается бит INTM;· программный счетчик сохраняется в стеке;· осуществляется переход к подпрограмме обработки данногопрерывания;· инструкция возврата из подпрограммы обработки прерыванияфорсирует восстановление программного счетчика из стека;· программа продолжает выполняться в обычном режиме.60PDF created with pdfFactory trial version www.pdffactory.com5. МАЛОПОТРЕБЛЯЕМЫЕ ПЦОС СЕРИИ TMS320С5000Рассмотрим ПЦОС серии TMS320C5000 на примере процессоровподсерииTMS320C54x,которыеотличаеткомбинированиемодифицированной гарвардской архитектуры с тремя внутреннимишинами данных и одной шиной команд [2, 14].
Такая внутренняяорганизация ПЦОС обеспечивает высокую степень параллельностивыполнения команд. Эту серию характеризует высокоспециализированнаясистемаинструкций,наличиенакристалледополнительныхпериферийных устройств и увеличенный объем внутренней памяти. Всеэто обеспечивает известную гибкость и производительность систем,проектируемых на основе данных ПЦОС.Три шины данных используются для чтения операндов и записирезультата операции одновременно с выборкой инструкции в одномпроцессорном цикле.
Общий объем адресуемой процессором памяти,составляющий 192 16-разрядных слов, разбит на 3 специализированныхсегмента: команд, данных и ввода/вывода ― каждый из которых можетиметь размер до 64 Кслов. Внутри ПЦОС может быть расположена ROMобъемом до 48 16-разрядных и до 10 Кслов двухвходовой RAM. В ПЦОСпредусмотрена опция защиты данных во внутренней памяти отсканирования.
При установке режима защиты ни одна из команд не сможетполучить доступ к содержимому внутрикристальной памяти.Для ускорения выполнения типовых операций сигнальной обработкипомимо «стандартных» для ПЦОС блоков барабанного сдвига и адреснойарифметики ПЦОС содержит ряд дополнительных функциональныхмодулей, повышающих его гибкость и производительность. Блок умножения с накоплением (MAC) выполняет над 17 битовыми операндамиоперации вида S = S + a • b за один процессорный такт. Подобныеоперации характерны для алгоритмов фильтрации, свертки, вычислениякорреляционной функции.Для быстрого вычисления значений функции у = ехр(х)микропроцессор содержит блок перекодировки значения аккумулятора(EXP Encoder), интерпретируемое как значение аргумента функции.Данный блок вычисляет соответствующее значение за один такт.Эффективную реализацию оператора Витерби обеспечивает блок(CMPS Operation), выполняющий за один цикл операцию сравнения-выбора с накоплением (Add/Compare Selection).АЛУ ПЦОС способно выполнять арифметические или булевыоперации над комплексными числами (используя два регистрааккумулятора — АССА и АССВ) или может функционировать как два 16разрядных АЛУ, выполняющих одновременно две 16-разрядных операции.АЛУ и MAC могут выполнять операции в цикле одновременно.61PDF created with pdfFactory trial version www.pdffactory.comУстройство барабанного сдвига осуществляет сдвиг данных на 0—31разряд влево или 0—16 разрядов вправо за один такт, а также совместно сблоком вычисления экспоненциальной функции обеспечивает нормализацию содержимого аккумулятора за один такт.
Дополнительныевозможности сдвига позволяют процессору масштабировать данные, выделять разряды числа, предотвращать возникновение переполнения и потеризначимости.Все ПЦОС подсерии TMS320C54x имеют одинаковую структуру,однако отличаются друг от друга расположенной на кристалле периферией, соединенной с ЦПУ.
В состав периферийных устройств входят (рис.5.1) [2]:программно-управляемый генератор тактов ожидания;программный переключатель банков памяти;параллельные порты ввода/вывода;аппаратный таймер и генератор тактовых импульсов.Рис. 5.1. Структура ПЦОС TMS320C54x62PDF created with pdfFactory trial version www.pdffactory.comГенератор тактов ожидания позволяет увеличить число тактоввнешней шины для работы с медленной внешней памятью и внешнимиустройствами.Переключатель банков памяти позволяет автоматически добавлятьодин такт при пересечении границ банка памяти внутри программногоадресного пространства или при переходе от пространства адресов командк пространству адресов данных.
Этот дополнительный такт позволяетустройству памяти освободить шину раньше, чем другое устройствополучит доступ к ней, избегая тем самым конфликтной ситуации приобращении к памяти.Микропроцессоры семейства имеют 64 К портов ввода/вывода. Этипорты предназначены для связи с внешними устройствами сиспользованием минимума дополнительных внешних декодирующих схем.Интерфейс главного порта (HPI) — 8-разрядный параллельный порт,предназначенный для связи ПЦОС и хост-процессора системы.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
