Ответы на экзаменационные вопросы (1085983), страница 6

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 6)

3. Глубина прерывания – максимальное число программ, которые могут прерывать друг друга. Если при переходе к прерывающей программе до её окончания удовлетворение других запросов невозможно, то глубина прерывания = 1.

*
**диаграмма***

13. Этапы входа в прерывающие программы:

1. Определение допустимого момента прерывания:

1.1. Наличие команды специального разряда, указывающей на разрешение прерывания;

1.2. Прерывание возможно после окончания текущей программы;

1.3. Прерывание возможно после окончания любого такта текущей программы.

2. Определение начального адреса прерывающей программы:

2.1. Векторное прерывание – источник прерывания одновременно с запросом прерывания выставляет вектор прерывания (код начального адреса прерывающей программы);

2.2. Программное распознавание запроса прерывания – после поступления запросов включается спецпрограмма, анализирующая источник запроса и определяющая адрес прерывающей программы.

***диаграмма***

3
. Определение приоритетного запроса на прерывание (в следствии одновременного запроса прерывания система должна определить уровни приоритетов и выбрать наиболее важные на данным момент):

3.1. Распределенный арбитраж. Выбор приоритетов циклическим опросом источников; реализуется аппаратно - каждому источнику присваивается номер. Источник с минимальным номером будет более приоритетным. Линии источников запросов опрашиваются периодически:

*
**иллюстрация опроса***

…линии запросов прерываний периодически опрашиваются с нулевой; первый встретившийся запрос удовлетворяется; продолжение опроса;

Ц
ентрализованный арбитраж. В этом случае распределение значимости источников прерывания зависит от их расположения в цепочке их последовательного подключения.

3.2. Программно управляемый приоритет прерывания осуществляется двумя путями:

3.2.1. Порог прерываний – когда предусмотрена возможность изменять приоритетность, устанавливая минимальный уровень приоритета, который ещё может претендовать на прерывание т.е. устанавливается порог прерывания;

3.2.2. Маска прерываний – есть регистр, в котором записан двоичный код. Разряд соответствует определённому запросу прерываний. Единица в разряде маски разрешает поступление запроса.

***иллюстрация опроса***

4
. Выход из прерывающей программы. После выполнения процесса прерывания, система вызывает содержимое регистра состояния; система возвращается к выполнению прерванной программы.

17. Режим ПДП. Принципы организации. Преимущества и недостатки. Контроллер ПДП. Функции, структура, назначение блоков, принцип работы.

Режим прямого доступа к памяти (ПДП)

Процессор не останавливает работу по основной программе. Обмен данными осуществляется с помощью контроллеров ПДП без участия процессора. При этом контроллер ПДП имеет самый высокий приоритет по занятию системной магистрали. В процессе выполнения режима ПДП контроллер выполняет следующие функции:

- формирует запрос микропроцессору на захват интерфейса системы, имеющей наиболее высокий запрос по сравнению с остальными;

- принимает от МП сигнал подтверждающий отключение МП от шин;

- формирует сигнал внешнего устройства о начале прямого доступа к памяти;

- формирует адрес ячейки памяти с которой осуществляется обмен под счёт переданных файлов;

- фиксирует завершение обмена.

Режим ПДП служит для обмена информации блоками с последовательно расположенными ячейками памяти.

*
**структура контроллера ПДП***

Контроллер работает в режимах:

- программирования;

- выполнения циклов ПДП.

Режим программирования – процессор загружает в контроллер базовый адрес, который записывается в регистр значения базового адреса (адрес первой ячейки с которой должен осуществляться обмен). Загружается базовое число байт которое должно быть передано. После выборки 1 ячейки памяти, содержимое регистра памяти повышается на 1 и формируется адрес второй ячейки. При этом содержание регистра циклов понижается на число преданных байт. При обнулении регистра циклов формируется сигнал о завершении режимов ПДП. Регистр команд предназначен для хранения команд, выполняемых контроллером. Регистр условия предназначенный для хранения режима работы каждого канала. Запоминает факт перехода через «0» регистра циклов.

18. Особенности интерфейсов IBM-совместимых персональных ВС. Типы интерфейсов IBM-совместимых ВС (ISA, EISA, PCI). Характеристики. Организация. Построение ВС на базе PCI.Особенности, характеристики и структура PCI. Организация транзакций, команды и сигналы на шине PCI. Шина PCI-Express. Особенности. Принципы построения ВС на базе PCI-Express.

МАГИСТРАЛЬНЫЕ ИНТЕРФЕЙСЫ

Структура обеспечивает подключение к ней магистрали всех устройств, входящих

в
данную систему.

Преимущество: простота организации

Недостатки: отсутствие единого блока управления, единый для всех устройств

алгоритм связи с устройствами, общий способ адресации к ячейкам оперативной памяти и

контроллера.

63. Интерфейс ISA – расширение шины PC/XT

Шина данных – 16 разрядов;

Шина адреса – 24 разрядов;

Адресное пространство до 16 Мб;

15 линии запроса/подтверждения прерываний;

7 линии запросов ПДП;

Синхронизация шин и ЦП на частоте до 8 МГц;

Скорость передачи данных до 16 Мб/с

64. Интерфейс EISA

(1988 г.) – впервые использован арбитр шин в виде отдельного блока, к одной линии прерываний можно подключить несколько устройств.

Шина данных – 32 разрядов;

Шина адреса – 24 разрядов;

Адресное пространство до 4 Гб;

15 линии запроса/подтверждения прерываний;

7 линии запросов ПДП;

Синхронизация шин и ЦП на частоте до 8 МГц;

Скорость передачи данных до 33 Мб/с

66. Интерфейс PCI

(1992 г.) – процессорно-независимый, обеспечивает быстрое обслуживание любых плат i/o и других процессоров помимо Intel. Особенности:

- обращение к ПУ со скоростью аналогичной обращению ко внутренним устройствам;

- плата i/o может быть любой (жёсткие диски, видео и т.д.);

- без перемычек и переключателей конфигурации, которые содержат информацию об устанавливаемой плате.

- шина обслуживает оборудование с питанием +5В, +3,3В, имеет разъёмы для подключения стандартных плат расширения ISA/EISA/VESA.

- возможность создания многопроцессорной системы за счёт обеспечения возможности параллельной работы и объёдинения шин PCI.

*** структурная схема PCI ***

67. Характеристики PCI.

1. Обмен данными по шине полудуплексный, т.е. в обе стороны, но в один момент времени м.б. связаны только два устройства. Инициаторами обмена одновременно м.б. несколько устройств, приоритетность определяется арбитром, сигналы тактируются синхрой 33МГц * N (до 250 Мгц);

2. Разрядность шины 32 и 64 разряда;

3. Шины адреса/данных мультиплексированы;

4. PCI обеспечивает полную автоконфигурацию – распознавание устройств.

Обязательные сигналы по шине:

- адреса и данных;

- арбитража;

- управления интерфейсом и системные сигналы;

- сигналы ошибок.

Дополнительные сигналы:

- переключение 32/64 разряда;

- запроса прерываний;

- поддержки КЭШ-памяти;

- тестировочные.

Арбитраж 3-х типов запроса-прерываний:

- фиксированный;

- циклический;

- комбинированный.

Обмен по шине состоит из фазы адреса и фазы данных.

Завершение обмена данными по причинам:

- нормальное завершение;

- завершение в режиме тайм-аута;

- отсутствие ответа на запрос.

Команды PCI:

1. Обмен с ОЗУ – I/O;

2. Обмен с ВЗУ – I/O;

3. Организация «спящего режима» процессора;

4. Команда подтверждения прерывания (определение занятости);

5. Считывание блока и строки памяти.

69. Шина PCI Express

Особенности и отличия от PCI-шины:

1. обмен информацией последовательным кодом по линиям связи;

2. возможность масштабирования линии связи – выбор числа последовательных линий связи в зависимости от типов используемых устройств;

3. стандартизировано шесть модификаций: 1х, 2х, 4х, 8х, 16х, 32х. Пропускная способность для трёхкратной линии составляет 8 Гб/с в одном направлении;

4. использование двунаправленной линии, передающей сигнал, дифференцируется кодом в каждом направлении. Минимизация уровня помех;

5. 1 байт передаваемых данных кодируется 10-ью битами, 2 из которых используются для синхронизации;

6. активный уровень сигнала 0,8V;

7. при передаче большого объёма данных весь объём разбивается на блоки и каждый блок передаётся по отдельной линии: если число блоков данных больше, чем число линий, то передача данных происходит конвейером;

8. обмен информации между устройствами идёт по принципу "точка-точка" по отдельным линиям.

***Упрощённая структура ВС на основе PCI-E***

19. Интерфейсы периферийных устройств. Назначение. Параллельный и последовательный интерфейсы ввода-вывода. Способы обмена. Построение интерфейсов ввода-вывода IBM-совместимых ВС и их характеристики. Интерфейсы АТА, SATA. Интерфейс USB. Особенности, характеристики, структура. Назначение хост и хаб устройств. Стандарт IEEE-1284. Реализация интерфейса RS-232C. Кодирование данных. Назначение. Особенности. Интерфейсы SCASI, SAS. Особенности SAS. Интерфейс Centroniсs. Назначение. Режимы работы. Ускоренный графический порт AGP.

ИНТЕРФЕЙСЫ ВВОДА-ВЫВОДА. Параллельный интерфейс (стандарт IEEE 1284) обеспечивает обмен параллельным кодом либо однонаправлено (centronics), либо двунаправлено (bitronics).

Характеристики:

- обмен информацией уровнем ТТЛ логики («0» - 0,4В; «1» - 2,5В);

- длина линий до 10 м.;

- входной ток до 20 мкА;

- обеспечен стандартом LPT (lineprinter);

- режимы обмена информацией:

-- плубайтный, в 2 цикла по 4 байта;

-- байтный режим – передача одновременно 8 байт.

Интерфейсы Centronics

Интерфейс параллельный, восьмиразрядный – первоначально предназначается для подключения принтеров, подключения к порту LPT. Сигналы данного интерфейса разделяются на две группы:

- обязательные сигналы;

- необязательные сигналы.

1) группа обязательных сигналов

а) 8 линий передачи данных;

б) линия сигнала строк – сигнал данных фиксируется приёмником;

Характеристики

Список файлов ответов (шпаргалок)